我的随笔

linux虚拟机使用代理访问github方法

AdriftCoreFpga 2024-09-15 17:24 阅读:1348 评论:0 推荐:0 编辑

Verdi Error-[XMRE] Cross-module reference resolution error

AdriftCoreFpga 2024-08-24 23:16 阅读:322 评论:0 推荐:0 编辑

FPGA基础:格雷码及FIFO应用概述

AdriftCoreFpga 2024-08-24 19:25 阅读:238 评论:0 推荐:0 编辑

verilog仿真信号文本抓取

AdriftCoreFpga 2023-12-19 11:25 阅读:76 评论:0 推荐:1 编辑

VIVADO Linux下 program device脚本

AdriftCoreFpga 2023-12-14 18:38 阅读:106 评论:0 推荐:0 编辑

verdi看结构体波形

AdriftCoreFpga 2023-11-04 15:36 阅读:1005 评论:0 推荐:0 编辑

VSCODE ——SystemVerilog模板

AdriftCoreFpga 2023-10-19 16:07 阅读:237 评论:0 推荐:0 编辑

virtualbox 无法共享复制粘贴解决方法

AdriftCoreFpga 2023-09-20 14:46 阅读:310 评论:0 推荐:0 编辑

VIVADO VCS VERDI联合仿真

AdriftCoreFpga 2023-09-17 17:20 阅读:262 评论:0 推荐:0 编辑

以太网随笔记录

AdriftCoreFpga 2023-05-26 11:36 阅读:194 评论:0 推荐:1 编辑

公告

昵称： AdriftCoreFpga
园龄： 6年7个月
粉丝： 50
关注： 1

<

2025年3月

>

日

一

二

三

四

五

六

23

24

25

26

27

28

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

1

2

3

4

5

最新随笔

随笔档案

文章档案

2025年3月(1)

阅读排行榜

推荐排行榜

最新评论

1. Re:FPGA——SPI从机通信实现与仿真
点赞
--可爱的大萌萌
2. Re:FPGA——基于串口校时的数字钟设计
@爱吃花椒的喵酱~ 计数器的加一条件，1，就是一直加一...
--CNL中子
3. Re:FPGA——基于串口校时的数字钟设计
请问add_cnt_div这个信号是干嘛的啊，为什么要这么做呢assign add_cnt_div = 1。不太理解，博主能回答一下吗，感激不尽
--爱吃花椒的喵酱~
4. Re:FPGA——串口通信——使用三状态的状态机实现任意字节的数据发送
@Holme 原工程已经没有了，博客写的就是所有工程文件了...
--CNL中子
5. Re:FPGA——串口通信——使用三状态的状态机实现任意字节的数据发送
@CNL中子您好这个github链接失效了请问一下可以补发工程文件吗我可以付费谢谢您...
--Holme