03 2024 档案
摘要:刚看ZYNQ这边的裸机编程,也就是逻辑单元与ARM之间开始协作作业。需要用到SDK,但是vivado19之后,sdk已经换成vitis,功能一样,使用稍微变化。 第一次使用,按照小梅哥点灯的程序运行就出现了问题。有时候vitis下载run进去能亮,有时候亮不起来。 最后发现,是在创建PS应用的时候,
阅读全文
摘要:因为我上学期已经配置好环境了,具体的环境都在CSDN 可以搜索到,其中最关键的应该就是双系统和内核版本的问题,我多下载了个4.15版本的内核,可以选择 记录一下几个重要的命令: sudo modprobe -r iwlwifi mac80211 sudo modprobe iwlwifi conne
阅读全文
摘要:在串口接收图像,存到RAM,然后读取RAM数据显示在TFT上的实验中 发现发送图片的时候,发现花屏,发现是串口这边的问题。估计当时的串口接收代码没写好,这边重新看一下。 module uart_byte_rx( Clk, Reset_n, uart_rx, Rx_Done, Rx_Data ); i
阅读全文
摘要:串口接收图片数据,传到RAM里面,然后通过读取RAM传到TFT上显示 下面一张是我画的框图,一张是网上截图的差不多的,都是一个意思。 顶层文件 module uart_ram_tft( clk, reset_n, uart_rx, tft_data_out, //实际输出的信号值 tft_hs, /
阅读全文
摘要:vga显示这边的的的知识点不难,在我写代码的时候却没能显示成功,现在重新设计一遍设计思路。 根据下面的这个时序图,可以用计数器的方式来设计,在不同时间段选择显示情况。 目前我电脑的副屏是一个1440*900的显示器,在网上找到了他的VGA时序图。 根据这个与时序表对应。完成项目代码,最后顶层文件例化
阅读全文
摘要:看的小梅哥的新视频,FIFO这边讲的不太清楚,换正点原子的fifo听一下。 后面的以太网和HDMI有空也看一下正点原子的,主要是想快速看zynq的知识,而且现在学的很多都是模仿抄代码,真正自己来还是得工程中实际应用的时候才会使用学习 FIFO,先入先出,像队列。常用于数据的缓存,因为数据的读写带宽,
阅读全文
摘要:IP核在我看来就跟stm32中的一些驱动的库函数一样,可以调用快速使用。不用一步一步的自己写底层原理。 可以加速设计,快速设计代码。 IP核的PLL还有一个MMCM。PLL是锁相环,对时钟进行管理。也是后面使用中很重要的IP核。不同器件需要不同的时钟。 时钟管理单元CMT=PLL+MMCM混合时钟管
阅读全文
摘要:利用线性序列机根据时序图和手册中的输出值的对应关系。 DAC这边的知识基本相同。 在验证的时候发现了问题,反推仿真的时候发现了,子啊lsm_cnt线性序列机计数的33到了之后还有一位,发现是set_en的问题,因为set_en使能才能计数。 这边是正确的波形图和代码对应 always @(posed
阅读全文
摘要:adc采集部分还是很有用的,模数转换在很多地方都用得到。 使用的EDA模块上的ADC芯片是adc128s102。逐次逼近型ADC(一般单片机用的都是逐次逼近型,速度较快,成本低)。8通道以及12位分辨率。 这边手册上说模拟电源的VA输入范围为2.7V~5.25V ADC芯片,接入8个模拟输入引脚,输
阅读全文
摘要:知识点: 数码管控制分为位选和段选,通过位控制哪一个数码管亮,通过段选控制数码管中某一段亮。 我硬件买的上面的是共阳极的,也就是段选位给低电平就能亮。 下面是段选的位控制要显示的数据。比如数字0只要让G位灭掉就行,通过给段选8'h1100_0000 (共阳极),将g和点灭掉就是0了 数码管的控制,通
阅读全文