cjl520

摘要： 在编译的时候，出现了这样的问题 发现是这个IP核的问题，这是ofdm解码器部分用到的viterbi decoder，需要去申请下载试用版（我申请到120天），然后vivado使用该license.lic 上面这个是生成bit流的时候报错。看样子是没连接端口问题 在别的电脑上跑了一下，全是内存问题，索 阅读全文

摘要： 以太网口都叫RJ45接口，从功能角度说，网口只是信号连接，本身没有通信能力。 PHY（物理层），这边需要一个芯片，将并行的以太网数据到符合以太网物理层链路数据传输格式的电平信号转换。 上图PHY右边是经过编码后的串行数据信号，左侧是提供多种并行信号。网络变压器连接串行信号和网口。 MII接口（百兆/ 阅读全文

摘要： 我用的小梅哥的7010的开发板，这个板子无法直接在PL这边使用DDR存储，必须通过AXI4总线。 High Performamce PORTS就是HP接口，为AXI接口，通常用于大量数据的高速传输。 AXI总线介绍 AXI是基于burst的传输，burst传输是一种适用于AMBA协议的规则形式，通过 阅读全文

摘要： 这边是32个采样点的正弦波信号，通过DAC输出，也就是数模转换出来的。 如果每1ms输出一个信号，也就是DAC以1000HZ输出，那么下面这样一个完整的正弦信号需要32个点。也就是32ms 所以输出一个完整周期正弦波信号的频率为1000/32HZ（f=1/T，这边完整周期信号的时间周期是32ms，1 阅读全文

摘要： SDK跟vitis的不太一样，这边用正点原子的文档对比着记录一下。 在固化程序到QSPI FLASH的时候，点击Xilinx然后program device。然后出现这种问题。 点错了，应该是下面的program flash 一开始也有点问题，后来重新创建工程编译之后就好了，能够从QSPI FLAS 阅读全文

摘要： 对于ZYNQ的硬件驱动库编程方法，我这边用STM32的标准库函数方法来对应。 也就是说在ZYNQ里面有给定的官方的标准驱动库，将原本的寄存器方法给一定程度的封装起来。 类似于stm32学习过程中给的库函数版本，将你从寄存器版本中解救出来（虽然会影响运行效率，但是这种普通开发者可忽略不计） 像下面的调 阅读全文

摘要： 刚看ZYNQ这边的裸机编程，也就是逻辑单元与ARM之间开始协作作业。需要用到SDK，但是vivado19之后，sdk已经换成vitis，功能一样，使用稍微变化。 第一次使用，按照小梅哥点灯的程序运行就出现了问题。有时候vitis下载run进去能亮，有时候亮不起来。 最后发现，是在创建PS应用的时候， 阅读全文

摘要： 因为我上学期已经配置好环境了，具体的环境都在CSDN 可以搜索到，其中最关键的应该就是双系统和内核版本的问题，我多下载了个4.15版本的内核，可以选择 记录一下几个重要的命令： sudo modprobe -r iwlwifi mac80211 sudo modprobe iwlwifi conne 阅读全文

摘要： 在串口接收图像，存到RAM，然后读取RAM数据显示在TFT上的实验中 发现发送图片的时候，发现花屏，发现是串口这边的问题。估计当时的串口接收代码没写好，这边重新看一下。 module uart_byte_rx( Clk, Reset_n, uart_rx, Rx_Done, Rx_Data ); i 阅读全文

摘要： 串口接收图片数据，传到RAM里面，然后通过读取RAM传到TFT上显示 下面一张是我画的框图，一张是网上截图的差不多的，都是一个意思。 顶层文件 module uart_ram_tft( clk, reset_n, uart_rx, tft_data_out, //实际输出的信号值 tft_hs, / 阅读全文