摘要：
https://www.txrjy.com/thread-394879-1-4.html 从2010年4月8日开始在C114通信人家园上线连载，从多项式乘法讲起，一步一步引出卷积、傅立叶级数展开、旋转向量、三维频谱、IQ调制、数字调制等一系列通信原理知识，图文并茂，深入浅出，吸引了一大批网友跟帖学- 阅读全文
摘要：
有符号数的加法，从无符号的加法章节就提及过，只要加数有一方为有符号数，则和一定是有符号数，重点强调一下，大家千万不要从场景上分析，认为C = A+B一定是>0，则及时A和B有一个是有符号数，那么和就是无符号数，我们只能从电路结构上决定C是无符号，还是有符号，原因是，大家场景分析，往往只是从正常功能场 阅读全文
摘要：
除数为常数的除法实现，当然除数为变量的方式是兼容常数的运算，只是针对常数运算，通常也有几种方法，供大家参考。方法一： 把除数转化为小数，采用乘法运算，比如： a[15:0] / 8'd24; 十进制小数转换成二进制小数采用"乘2取整，顺序排列"法。具体做法是：用2乘十进制小数，可以得到积，将积的整数 阅读全文
摘要：
除法的实现，相对于加减乘要麻烦一些。当然目前除法主要支持无符号数除法，我们分为两类进行介绍，一类是被除数是变量，即a/b这种，一类是被除数是常量，即a/B这种。1. 被除数常量，方法一：长除法，即根据二进制手算除法，每次将被除数左移一位，每个周期得到一位商 比如 11/4 = 2 于 3 1011 阅读全文
摘要：
无符号乘法器与无符号加法类似，无符号乘法器也要求两边的乘数是无符号的，一旦有一方为有符号数，则整个结果为有符号数，否则综合会出现不可预知的结果。与无符号加法不同的是，无符号的乘法，乘积结果位宽为两个乘数位宽相加，而非乘数最大位宽+1，其实从原理上是比较容易理解的，因为二进制乘法，就是几组二进制加法移 阅读全文
摘要：
1. 尽量参数化，这样便于代码的IP化，我们写的代码，后续如果有位宽变化的应用，只需要例化时更改参数即可，不需要大规模的修改代码，可以减少重复工作量，同时也减少犯错误，埋Bug的机会。2. 代码要整洁，清晰易懂，行与行之间要有间隔，可以间隔4个Space，也可以2个Space，这个根据自己审美以及各 阅读全文
摘要：
无符号比较器无符号比较器，需要比较两边信号均为无符号类型，同时如果位宽不匹配，需要扩展位宽进行匹配，对于无符号数，扩展位补0即可。当然，Synposys，推荐的时候，在定义信号时，把信号符号类型定义清楚，默认定位为无符号，可以不作位宽匹配，工具自动优化。不过本人还是建议，按照位宽扩位方式进行代码编写 阅读全文
摘要：
定点数据和浮点数据数字信号处理的输入源通常都是物理世界的模拟信号，其电平的表示是连续，数字处理会对其进行抽样，在算法阶段，会按照浮点运算的方式进行算法性能仿真，以便于评估最优性能边界。但是由于浮点运算硬件实现代价较大，且算法进行定点化以后的性能劣化通常也在实际使用可以接受范围，因此实际工程实现通常都 阅读全文
摘要：
复数的加法相对比较简单(a+jb) + (c+jd) = (a+c) + j (b+d), 实部和实部相加，虚部和虚部相加，两部分的加法运算按照前面讲述的有符号加法进行实现即可。 这里重点讲讲复数乘法：(a+jb) *(c+jd) =a*c+ja*d+jb*c-b*d=(a*c-b*d)+j(a*d 阅读全文
摘要：
有符号减法，从电路结构上讲，只要涉及到减法，理论上其得到的结果就是应该是一个有符号数，所以大家按照这个原则进行设计就行，如果需要对结果作转换，进行有符号到无符号转换即可，Verilog代码也推荐两种风格：方式一：传统方式，手动扩位，实现左右位宽匹配，扩位为符号位，另外信号输入有符号数，一定要显示定义 阅读全文
摘要：
有符号和无符号 1. 有符号和无符号说到运算，我们首先介绍一下无符号和有符号数在数字电路的二进制表示方法，MSB(Most Significant Bit)代表最高位，LSB（Least Significant Bit）代表最低位。在二进制运算里面，无符号数即所有bits位都代码实际的数据内容,de 阅读全文
摘要：
无符号二进制加法，需要保证两个相加的加数均为无符号数，如果有一个位有符号数，则均为有符号运算，结果为有符号数，即对于减法来讲，不存在无符号减法。 无符号A+无符号B = 无符号C 无符号A+有符号B = 有符号C 有符号A+有符号B = 有符号C 有符号A+有符号B = 有符号C 二进制加法，动态范 阅读全文
摘要：
对于除法的实现，相对于加减乘要麻烦一些。当然目前除法主要支持无符号数除法，我们分为两类进行介绍，一类是被除数是变量，即a/b这种，一类是被除数是常量，即a/B这种。1. 被除数常量，方法一：长除法，即根据二进制手算除法，每次将被除数左移一位，每个周期得到一位商 比如 11/4 = 2 于 3 101 阅读全文
摘要：
有符号加法的Verilog实现形式，推荐两种方式：方式一：传统方式，手动扩位，实现左右位宽匹配，扩位为符号位，另外信号输入有符号数，一定要显示定义，Verilog默认不定义就是无符号类型1 localparam A_WIDTH = 16;2 localparam B_WIDTH = 8;3 // S 阅读全文
摘要：
同步电路设计： 数学运算&数字信号处理类： 无符号运算-比较，加，减，乘，除 有符号运算符号-比较，加，减，乘，除，复数加法，复数乘法 绝对值，最大值，最小值 饱和，截位运算 NCO 滤波器 AGC 上变频，下变频 上采样，下采样 削波 DPD QMC FFT LDPC RS 维特比 控制类逻辑电路 阅读全文