摘要：
原文出处：http://www.fpga4fun.com/PCI-Express4.html 感觉没什么好翻译的，都比较简单，主要讲了TLP的帧结构 In the transaction layer, we receive "packets". There is a 32-bits bus and 阅读全文
|
摘要：
原文出处：http://www.fpga4fun.com/PCI-Express4.html 感觉没什么好翻译的，都比较简单，主要讲了TLP的帧结构 In the transaction layer, we receive "packets". There is a 32-bits bus and 阅读全文
摘要：
原文出处：http://www.fpga4fun.com/PCI-Express3.html PCI express is a serial bus. Or is it? From the computer's perspective, it is a conventional bus where 阅读全文
摘要：
原文出处：http://www.fpga4fun.com/PCI-Express2.html At 2.5Gbps, the PCI Express Gen1 line speed is a whopping 75 times faster than the 33MHz legacy PCI spe 阅读全文
摘要：
在FPGA4FUN上看到一篇介绍PCI-E的帖子，简单易懂，适合入门，特地搬过来 原文地址：http://www.fpga4fun.com/PCI-Express.html 前言： As PCI Express becomes common place in high-end FPGAs, let' 阅读全文
摘要：
前面已经详细介绍了从PL端如何用AXI总线去控制DDR的读写，并且从AXI_BRESP的返回值来看，我们也是成功写入了的。但是没有通过别的方式来验证写入的数据的话，总是感觉差了点什么。 今天试了一把从PS端直接读取DDR里面的数据，刚好跟PL端写入的一样，这下可以放心的认为我们写入成功了。 还是跟前 阅读全文
摘要：
之前写的博客里面用到的图片都没有加水印，今天才在别的网站上发现自己的博客居然一个字不动的出现在了别人的文章里，而且还不标注出处，简直醉了。 其实博客这种东西讲真我是很愿意让别人看得，因为自己写的也比较水，但是好歹你也标注一下原作者啊！也没有什么好的方法可以防止别人转载不注明出处，无奈，只好给图片加上 阅读全文
摘要：
上一节说到了DDR寻址的问题，如下图： 从官方文档上我们看到了DDR的地址是从0008_0000开始的，那么我们开始修改Xilinx给我们提供的IP核代码。其实很简单，上一节已经分析了地址停留在0000_1000的原因，现在我们只需要把write_burst_counter的位宽变大就可以了。 从上 阅读全文
摘要：
有了前面的一堆铺垫。现在终于开始正式准备读写DDR了，开发环境：VIVADO2014.2 + SDK。 一、首先要想在PL端通过AXI去控制DDR，我们必须要有一个AXI master，由于是测试，就不自己写了，直接用package IP生成，方法如下： 1.选择package IP工具 2.创建新 阅读全文
摘要：
PS-PL之间的AXI 接口分为三种：• 通用 AXI（General Purpose AXI） — 一条 32 位数据总线，适合 PL 和 PS 之间的中低速通信。接口是透传的不带缓冲。总共有四个通用接口：两个 PS 做主机，另两个 PL 做主机。• 加速器一致性端口（Accelerator Co 阅读全文
摘要：
端口|BANK VADJ|PIN|NAME|PIN_NAME | | | | __RGMII0__| rgmii_0_txc|10|AB14|LA15_N|PHY_0_GTXCLK rgmii_0_rxc|10|AE13|LA00_P_CC|PHY_0_RXC rgmii_0_rd[0]|10|AE 阅读全文
|