专注低功耗设计（2016）

摘要： class uncopyable{protected: uncopyable(){}; //允许derived 对象构造和析构 ~uncopyable(){};private: uncopyable(const uncopyalbe&... 阅读全文

摘要： 1.default costructor / copy constructor / copy assignment 者三者的区别？ 特别是copy constructor & copy assignment !!2.编译器可以暗自为class创建default构造函数、copy构造函数、copy ... 阅读全文

摘要： 其实 无论学何种语言 ，还是觉得要养成先声明后使用，先初始化再使用。1.永远在使用对象之前先将其初始化。 内置类型： 必须手工完成。 内置类型以外的：使用构造函数完成。确保每一个构造函数都将对象的一个成员初始化。 shit!!读到这，以前一直以为有些概念独自觉悟到的，大牛们也有这样的想法！！！！... 阅读全文

摘要： 1.只要这（某值保持不变）是事实，就应该确实说出来，这样可以获得编译器的协助，确保这条约束不被违反。2.keyword const 有很多种用法，但都简单易用。 2.1classes 外部修饰global/namespace作用域中的常量。 2.2修饰文件、函数、区块作用域中被声明的static... 阅读全文

摘要： 条款1.C++是一个语言联邦 过程形式（procedural） 面向对象形式（object-oriented） 函数形式（function） 泛型形式（generic） 元编程形式（metaprogramming） ＮＯＴＥ： Ｃ＋＋有四个次语言： １.Ｃ ｎｏ　ｔｅ... 阅读全文

摘要： 1.declaration:告诉编译器某个标识符的name和type，同时略去具体细节。 extern int x; //对象（object）声明式 std::size_t numDigits( int number);//函数(function)声明式 class Widge... 阅读全文

摘要： 工厂模式概念： 实例化对象，用工厂方法代替new操作。 工厂模式包括工厂方法模式和抽象工厂模式。 抽象工厂模式 是工厂方法模式的扩展。工厂模式的意图： 定义一个接口来创建对象，但是让子类来决定哪些类需要被实例化。 工厂方法把实例化的工作推到子类中去实现。何种情况下适合工厂模式？ 有一组类... 阅读全文

摘要： verilog / systemverilog中对应的内容 阅读全文

摘要： systemverilog可以用两态类型 枚举类型 和 用户自定义类型 进行高层次抽象建模always_comb always_ff always_latch 及枚举类型结合起来，建立FSM模型枚举类型的显示基类型和显示建模 阅读全文

摘要： systemverilog增加了一些新的操作符和过程语句：1.新的操作符递增/递减赋值操作符设置成员操作符inside有无关通配符==？/！=？操作数改进（类型/尺寸/符号强制转换）2.改进的for循环循环变量可以在for语句中直接声明3.新的do...while底部检测循环systemverilo... 阅读全文

摘要： 1.结构体2.联合体3.结构体和联合体的操作4.非压缩数组5.压缩数组6.数组操作7.数组foreache 循环8.用于数组的特殊系统函数结构体1.结构体成员可以是任何数据类型 包括基本类型和用户自定义类型2.结构体的声明 var/wire 都可以定义为结构体类型。当定义为结构体类型时，结构体中的成... 阅读全文

摘要： 此章一切为了可读性，代码自成文档。1.typedef 建立用户自定义类型2.enum建立枚举类型枚举类型规定了变量取值范围（只能在规定的标签中取值），状态机常用此类型。枚举类型同数组类似有专用的系统函数。.first – 返回枚举列表第一个成员的值.last – 返回枚举列表最后一个成员的值.nex... 阅读全文

摘要： 1.增强的文本值2.改进的`define文本替换3.时间值4.新的变量类型5.有符号和无符号类型6.静态和动态变量（***）7.类型转换8.常数增强的文本值(文本赋值增强)主要是：位扩展更加方便verilog :data = 64'hFFFF_FFFF;data = 'bz;data = 'bx;s... 阅读全文

摘要： 1.package 定义及从package中导入定义（***） verilog中，对于变量、线网、task、function的声明必须在module和endmodule之间。如果task被多个module引用呢？verilog用include解决，systemverilog借用VHDL的packag... 阅读全文

摘要： 1.为何要学systemverilog 。。。。。2.systemverilog起源 。。。。。3.systemverilog标准历程 systemverilog3.0 for 综合 systemverilog3.1 for 验证 systemverilog3.1a4.systemverilog关键... 阅读全文