2016年9月16日
分析setup/hold电气特性从D触发器内部结构角度
摘要： 上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号，低有效; D是信号输入端,Q信号输出端;这里先说一下D触发器实现的原理：(假设S和R信号均为高,不进行置位和清零操作)CP=0时: G3和G4关闭，Q3和Q4输出为’1’。那么G5和G6打开，Q5=D,Q6= 阅读全文
posted @ 2016-09-16 19:00 CHIPER 阅读(2782) 评论(1) 推荐(0) 编辑