09 2016 档案

摘要:上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号,低有效; D是信号输入端,Q信号输出端;这里先说一下D触发器实现的原理:(假设S和R信号均为高,不进行置位和清零操作)CP=0时: G3和G4关闭,Q3和Q4输出为’1’。那么G5和G6打开,Q5=D,Q6= 阅读全文
posted @ 2016-09-16 19:00 CHIPER 阅读(2793) 评论(1) 推荐(0) 编辑
摘要: 阅读全文
posted @ 2016-09-14 23:16 CHIPER 阅读(3262) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-14 23:12 CHIPER 阅读(3813) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-14 23:11 CHIPER 阅读(3032) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-13 22:40 CHIPER 阅读(7794) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-12 22:40 CHIPER 阅读(10711) 评论(0) 推荐(2) 编辑
摘要: 阅读全文
posted @ 2016-09-12 22:30 CHIPER 阅读(1131) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-12 21:55 CHIPER 阅读(894) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-12 21:45 CHIPER 阅读(3083) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-12 21:44 CHIPER 阅读(397) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-12 21:35 CHIPER 阅读(519) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-09 23:18 CHIPER 阅读(472) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-09 23:01 CHIPER 阅读(2440) 评论(0) 推荐(0) 编辑
摘要: 阅读全文
posted @ 2016-09-09 22:53 CHIPER 阅读(2071) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-09 22:51 CHIPER 阅读(4203) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-09 22:47 CHIPER 阅读(1004) 评论(0) 推荐(0) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:44 CHIPER 阅读(2938) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:40 CHIPER 阅读(4009) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:36 CHIPER 阅读(1585) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:20 CHIPER 阅读(1183) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:18 CHIPER 阅读(1270) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:14 CHIPER 阅读(1451) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:06 CHIPER 阅读(476) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 21:01 CHIPER 阅读(505) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 20:54 CHIPER 阅读(516) 评论(0) 推荐(1) 编辑
摘要: 阅读全文
posted @ 2016-09-06 20:50 CHIPER 阅读(351) 评论(0) 推荐(0) 编辑
摘要: 阅读全文
posted @ 2016-09-06 20:48 CHIPER 阅读(381) 评论(0) 推荐(1) 编辑
该文被密码保护。
posted @ 2016-09-02 14:58 CHIPER 阅读(2) 评论(0) 推荐(0) 编辑
摘要:1.1 什么是DC?DC(Design Compiler)是Synopsys公司的logical synthesis工具,它根据design description和design constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式,如HDL、Schematics、Netli 阅读全文
posted @ 2016-09-02 14:08 CHIPER 阅读(449) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示