paper:基于verilog HDL 的高速可综合FSM设计

1.寄存器输出型状态机 VS 组合逻辑输出型状态机

   

2.状态编码方法

    这块讲的不好，也比较少。

3.系统设计中模块划分的指导性原则