第五讲:Fast RTL-level verification
1.good code styles
2.+rad compile time switch for compile
1.了解VCS 的架构 <===这方便了解不多
parser / event code generator / cycle code generator
2.+prof 性能分析 占用CPU时间 此开关不需要每次都打开。
狠芯低成本,专芯低功耗,计划高性能。
1.good code styles
2.+rad compile time switch for compile
1.了解VCS 的架构 <===这方便了解不多
parser / event code generator / cycle code generator
2.+prof 性能分析 占用CPU时间 此开关不需要每次都打开。