随笔分类 - vcs仿真器
记录vcs的学习
摘要：1.good code styles2.+rad compile time switch for compile1.了解VCS 的架构 <===这方便了解不多 parser / event code generator / cycle code generator2.+prof 性能分析 占用CPU...
阅读全文
摘要：关于竞争冒险：1.use +race utility to locate race condition code ****2.use $vcdplusdeltacycleon to locate race condition code（不常用）3.use vcddiff & vcat t locat...
阅读全文
摘要：1,dump wave by system function vcdpluson(levelnumber,moduleinstance,....|netorreg)vcdplusoff(module_instance,...|net_or_reg)2.debug仿真时下面要考虑：1...
阅读全文
摘要：要求： 1.describe three methods of debugging verilog code using vcs 2.invoke ucli debugger（不重要） 3.debug verilog design using ucli（不重要）debugging方式： 1....
阅读全文
摘要：要求： 1.complie a verilog/systemverilog design using vcs 2.simulate a verilog/systemverilog designvcs ===> c===>binary(编译之后有一个目录csrc生成)step1 : compile...
阅读全文
摘要：1.分层的事件队列2.执行事件的队列3.仿真时间的计算4.同一层事件，无先后顺序这个点：觉得Verilog与systemVerilog比较，Verilog比较笼统，systemVerilog则比较细分。在Verilog眼中无论testbench、dut还是assertion都是code。所以先把co...
阅读全文
