随笔分类 -  FPGA

验证方法
摘要： 阅读全文
posted @ 2021-03-06 16:53 我爱茜茜公主 阅读(203) 评论(0) 推荐(0) 编辑
综合及其相关基本概念
摘要：逻辑综合：用EDA工具将设计从RTL到逻辑门级的转换过程 综合目的：时序、面积、功耗平衡 逻辑综合过程： 把HDL代码映射到与工艺库无关的模型上 对模型进行逻辑优化 映射到目标单元库，进行门级优化 阅读全文
posted @ 2021-03-04 20:14 我爱茜茜公主 阅读(214) 评论(0) 推荐(0) 编辑
常用时序电路
摘要：1、寄存器 2、计数器 阅读全文
posted @ 2021-03-02 22:50 我爱茜茜公主 阅读(357) 评论(0) 推荐(0) 编辑
时序电路描述方法
摘要：1、特性表 2、特性方程 3、状态图 4、波形图 阅读全文
posted @ 2021-03-02 22:25 我爱茜茜公主 阅读(267) 评论(0) 推荐(0) 编辑
数字电路规模设计方式
摘要：1、小规模集成电路（门） 2、中规模集成电路（模块） 3、大规模集成电路（hdl描述） 阅读全文
posted @ 2021-03-02 19:25 我爱茜茜公主 阅读(131) 评论(0) 推荐(0) 编辑
竞争与冒险
摘要：1、产生原因 2、识别冒险 3、消除冒险 阅读全文
posted @ 2021-03-02 19:10 我爱茜茜公主 阅读(163) 评论(0) 推荐(0) 编辑
锁存器、寄存器和触发器的关系
摘要：触发器与这两个称谓间到底有什么样的关系呢？事实上我们进行数字电路设计的时候，只需要关注器件的功能和使用方式即可，而不需要对器件实现原理和结构进行过多细节方面的了解，因此，通常将电平敏感型触发器叫锁存器，而将边沿敏感型触发器叫寄存器；并且，通常所说的锁存器，大多是电平敏感型D触发器，而通常所说的寄存器 阅读全文
posted @ 2020-03-23 19:55 我爱茜茜公主 阅读(654) 评论(0) 推荐(0) 编辑
FPGA-线性序列机
摘要：1、线性序列机是什么？ 用计数器对时钟个数计数，根据相应时钟周期下的单个周期时间和计数个数可以确定某个时刻的时间，确定时间后再需要时间点转换电平！ 2、线性序列机用在哪方面？ 未完待续 阅读全文
posted @ 2020-03-22 22:41 我爱茜茜公主 阅读(530) 评论(0) 推荐(0) 编辑
可重用模块的设计和使用方法
摘要：1、加端口方式，将参数放到端口上，类似C语言中函数传参方式 2、参数化设计parameter,在模块中定义parameter,实例化时可以对parameter重新赋值，来实现模块重用 阅读全文
posted @ 2020-03-21 22:25 我爱茜茜公主 阅读(272) 评论(0) 推荐(0) 编辑
FPGA-硬件设计技巧
摘要：1、管脚兼容性设计 FPGA在芯片选择的时候尽量选择兼容性好的封装，那么在硬件设计时，就要考虑如何兼容多种芯片问题；在相同封装、兼容多个型号的FPGA设计中，一般原则是按照通用IO数量少的芯片来设计电路 2、根据电路布局来分配管脚功能 FPGA的通用IO管脚功能定义可以根据需要来指定，在电路图设计过 阅读全文
posted @ 2020-03-17 22:21 我爱茜茜公主 阅读(301) 评论(0) 推荐(0) 编辑
FPGA-典型设计流程
摘要：图示是一个完整的FPGA设计流程，开发过程中，学会灵活运用；每一小步走对了，整个工程也就差不没问题了；可以思考一下每一步的作用是什么，为什么设计输入之后是功能仿真？ 阅读全文
posted @ 2020-03-17 21:56 我爱茜茜公主 阅读(175) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示