摘要: 虽然临近考试,还是偷着时间把DDS的初级操作给搞定了,O(∩_∩)O哈哈哈。从搞清理论原理,到下载调试出波形,还真费了点功夫。 这也算从VHDL转战verilog的第一仗吧,把模块化设计小过了把瘾,嘿嘿…… 不管这能不能算个项目,但我还是在短时间内弄出来了,至于细节问题还有功能加强,考试之后再说喽! 首先还是要理清DDS中的理论计算关系,好的设计总是靠些理论的,呵呵。以输出信号为正弦信号为... 阅读全文
posted @ 2011-12-18 23:35 陈小硕 阅读(4748) 评论(0) 推荐(2) 编辑