怎样在Qsys系统中添加第三方IP核
沉默改良者 2017-02-13 09:52
阅读:1338
评论:0
推荐:0
编辑
当前标签:CPLD
DE2-115开发板学习(1_时钟信号引脚分配与复位信号的产生)
沉默改良者 2016-12-04 20:11
阅读:4417
评论:0
推荐:0
编辑
基于Lattice_CPLD/FPGA Diamond 开发流程
沉默改良者 2016-10-13 16:53
阅读:7739
评论:0
推荐:0
编辑
关于FPGA学习路线
沉默改良者 2016-09-19 17:09
阅读:1157
评论:0
推荐:0
编辑
Verilog HDL那些事_建模篇笔记(实验九:VGA驱动)
沉默改良者 2016-08-18 10:50
阅读:2070
评论:0
推荐:1
编辑
Verilog HDL那些事_建模篇笔记(实验八:键盘解码)
沉默改良者 2016-08-16 14:43
阅读:837
评论:0
推荐:0
编辑
Verilog HDL那些事_建模篇笔记(实验七:数码管电路驱动)
沉默改良者 2016-08-13 18:21
阅读:2381
评论:1
推荐:0
编辑
第一个FPGA工程----点亮开发板上的3个LED灯
沉默改良者 2016-08-10 23:21
阅读:5757
评论:0
推荐:0
编辑
基于Verilog HDL整数乘法器设计与仿真验证
沉默改良者 2016-08-08 21:11
阅读:5084
评论:0
推荐:1
编辑
Verilog HDL那些事_建模篇笔记(实验三:按键消抖)
沉默改良者 2016-07-25 13:20
阅读:1752
评论:0
推荐:0
编辑
关于CPLD与FPGA的对比分析
沉默改良者 2016-07-19 12:53
阅读:4987
评论:0
推荐:1
编辑
Verilog HDL那些事_建模篇笔记(实验一,实验二)
沉默改良者 2016-07-15 12:22
阅读:594
评论:0
推荐:0
编辑
关于初次使用Verilog HDL语言需要懂的基本语法
沉默改良者 2016-07-15 10:34
阅读:845
评论:0
推荐:0
编辑