摘要:
PCIE背景知识学习(13) Common Refclk (Shared Refclk) Architecture Common Refclk (Shared Refclk) Architecture的示意图如下图所示, 这种参考时钟架构是Spec推荐使用的,链路两端的器件均使用同一个参考时钟源。即 阅读全文
posted @ 2022-09-29 09:51 沉默改良者 阅读(304) 评论(0) 推荐(0) 编辑
摘要:
PCIE背景知识学习(13) Common Refclk (Shared Refclk) Architecture Common Refclk (Shared Refclk) Architecture的示意图如下图所示, 这种参考时钟架构是Spec推荐使用的,链路两端的器件均使用同一个参考时钟源。即 阅读全文
posted @ 2022-09-29 09:51 沉默改良者 阅读(304) 评论(0) 推荐(0) 编辑
摘要:
PCIE背景知识学习(12) LTSSM PCIe总线中的链路初始化与训练(Link Initialization & Training)是一种完全由硬件实现的功能,处于PCIe体系结构中的物理层。整个过程由链路训练状态机(Link Training and Status State Machine 阅读全文
posted @ 2022-09-29 09:43 沉默改良者 阅读(521) 评论(0) 推荐(0) 编辑
摘要:
PCIE背景知识学习(11) TLP TLP可以被基于地址路由(Memory或IO),可以被基于ID路由(Bus—Device—Function),或者还可以被隐式路由(routed implicitly)。 只有TLP会被Switch和RC进行路由,它们起源于源端口的事务层,结束于目的端口的事务层 阅读全文
posted @ 2022-09-29 09:38 沉默改良者 阅读(340) 评论(0) 推荐(0) 编辑 |
||