摘要：
什么是异步复位同步释放 1.电路原理图 2.verilog代码描述 阅读全文
posted @ 2018-10-26 11:54 沉默改良者 阅读(1248) 评论(0) 推荐(0) 编辑
摘要：
FPGA Asynchronous FIFO设计思路（2） 首先讨论格雷码的编码方式： 先看4bit的格雷码，当MSB为0时，正向计数，当MSB为1时，即指针已经走过一遍了，最高位翻转，此时的格雷码是反向计数，这其中整套数据以最大值（深度）为对称中心，每一个数均符合格雷码的要求，即下一个状态比上一个 阅读全文
posted @ 2018-10-26 09:49 沉默改良者 阅读(647) 评论(0) 推荐(0) 编辑