随笔 - 284, 文章 - 0, 评论 - 60, 阅读 - 53万
  博客园  :: 首页  :: 新随笔  :: 联系 :: 订阅 订阅  :: 管理
< 2025年3月 >
日 一 二 三 四 五 六
23 24 25 26 27 28 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 29
30 31 1 2 3 4 5

09 2017 档案

SDRAM读写操作

摘要：SDRAM读写操作 1.读操作 2.写操作 SDRAM所有时序参数都可以在芯片手册上查到。 阅读全文

posted @ 2017-09-29 09:06 沉默改良者 阅读(367) 评论(0) 推荐(0) 编辑

SDRAM的初始化与刷新操作---看时序图写代码

摘要：SDRAM的初始化与刷新操作 看时序图写代码 1.SDRAM的常见操作 2.初始化就是配置SDRAM 3.SDRAM初始化时序 时序解释如下： 4.刷新操作 阅读全文

posted @ 2017-09-28 16:36 沉默改良者 阅读(719) 评论(0) 推荐(0) 编辑

SDRAM初识

摘要：SDRAM初识 1. 2. 3. 4. SDRAM分为bank地址和行列地址，看bank地址的位宽就可以推断出bank的数量，行列地址信号是集成在了一个信号中，是并行的。 5. 6. SDRAM与主机采用相同频率的时钟，但是他们之间存在相位差。 7. 八个SDRAM常用的命令。 各个命令的作用： 阅读全文

posted @ 2017-09-28 14:18 沉默改良者 阅读(190) 评论(0) 推荐(0) 编辑

VTC Fsync_out信号分析

摘要：VTC Fsync_out信号分析 1.GUI配置 Vertical position的值289是根据Frame/Field 0 Vertical settings一栏中sync start来设置的。 数两个fsync_out 信号之间有多少个hblank: 得到两个fsync_out 信号之间的时 阅读全文

posted @ 2017-09-26 19:28 沉默改良者 阅读(791) 评论(0) 推荐(0) 编辑

Block Design 小技巧之添加RTL代码到block_design

摘要：Block Design 小技巧之添加RTL代码到block_design 1.首先得打开Block Design,右击RTL文件，才会出现Add module to Block Design选项。 2.点击Add module to Block Design选项，有可能会报出如下错误： 3.官方论 阅读全文

posted @ 2017-09-25 13:14 沉默改良者 阅读(5583) 评论(0) 推荐(0) 编辑

阅读<SMPTE 274M-2005 1920X1080>笔记

摘要：阅读<SMPTE 274M-2005 1920X1080>笔记 1.1080i blank field 2.blank and active line timing Analog Digital 阅读全文

posted @ 2017-09-21 16:48 沉默改良者 阅读(758) 评论(0) 推荐(0) 编辑

HD-SDI制式学习

摘要：HD-SDI制式学习 1.资料来源（XAPP514） 2.HD-SDI相关知识 需要注意的是每一行的开始为EAV，序列依次为：EAV Blank Video 3.XYZ的格式 4.Line number信息编码 这也就是解释了为什么trs_data的编码为什么是这样： 5.CRC计算与格式 但是x取 阅读全文

posted @ 2017-09-20 18:38 沉默改良者 阅读(1496) 评论(0) 推荐(0) 编辑

视频制式的学习

摘要：视频制式的学习 1.Horizontal Timing 和 Vertical Timing 2.PAL制式的标准 480i是标准的ntsc电视显示模式,60hz频率,525条垂直扫描线,483条可见垂直扫描线,4:3 或 16:9,记为480i或525i.576i是标准的pal电视显示模式,50hz 阅读全文

posted @ 2017-09-19 18:48 沉默改良者 阅读(611) 评论(0) 推荐(0) 编辑

Video Timing Controller v6.1软件调试记录

摘要：Video Timing Controller v6.1软件调试记录 GUI配置： VTC的基地址为：0x44A10000 0x44A10060： 与GUI：相符 0x44A10070： 与GUI：相符 0x44A10078： 与GUI：相符 0x44A1007A： 与GUI：相符 与GUI：相符 阅读全文

posted @ 2017-09-19 17:25 沉默改良者 阅读(2310) 评论(0) 推荐(0) 编辑

回顾<Video Timing Controller v6.1>

摘要：回顾<Video Timing Controller v6.1> VTC总体架构图： 对于最基本的功能：视频时序产生 阅读全文

posted @ 2017-09-19 16:46 沉默改良者 阅读(875) 评论(0) 推荐(0) 编辑

阅读<AXI4-Stream Infrastructure IP Suite v2.2>笔记

摘要：阅读<AXI4-Stream Infrastructure IP Suite v2.2>笔记 为了配合tpg和video_out IP核的使用，我们需要使用此组件中的AXI4-stream subset converter IP核。 IP核GUI配置界面如下： 需要重点关注的是：TDATA Rema 阅读全文

posted @ 2017-09-15 08:32 沉默改良者 阅读(1516) 评论(0) 推荐(1) 编辑

Video Test Pattern Generator(7.0)软件调试记录

摘要：Video Test Pattern Generator(7.0)软件调试记录 5. GUI配置： ila抓取波形： 6. GUI配置： ila抓取波形： 修改软件配置为： XVIDC_VM_1080_50_I; ila抓取波形： 修改软件配置为： XVIDC_VM_480_60_I ila抓取波形 阅读全文

posted @ 2017-09-14 19:19 沉默改良者 阅读(3464) 评论(0) 推荐(0) 编辑

阅读<Video Test Pattern Generator v7.0>笔记

摘要：阅读<Video Test Pattern Generator v7.0>笔记 1.数据宽度的问题 TotalDataWidth的计算公式： 疑问：为什么TotalDataWidth后面需要加上7? 猜想：(60 + 7) /8 = 8 8*8=64 (使用下面的例子) m_axis_video_t 阅读全文

posted @ 2017-09-14 19:01 沉默改良者 阅读(940) 评论(0) 推荐(0) 编辑

阅读<Vivado Design Suite Tutorial---Logic Simulation>笔记

摘要：阅读<Vivado Design Suite Tutorial Logic Simulation>笔记 1.建工程，添加仿真文件 2.在IP Catalog里面添加IP核 Sine_high配置： Sine_mid配置： Sine_Low配置： 3.运行仿真 4.仿真调试 选择不同的模块，objec 阅读全文

posted @ 2017-09-07 10:26 沉默改良者 阅读(295) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示