摘要：Modelsim使用流程 基于TCL命令的仿真 本文使用的Modelsim版本为Modelsim SE-64 10.1.c 1.File -> new -> Project 2.添加或编写需要仿真的.v文件 3.编译.v文件 此时.v文件的状态会发生变化 3.开始仿真 Simulate -> Sta
阅读全文
posted @ 2017-08-25 16:50
08 2017 档案
摘要：BT.656 NTSC制式彩条生成模块(verilog) 1.知识储备 隔行扫描是将一副图像分成两场扫描，第一场扫描第1,2,5,7...等奇数行，第二场扫描2，4,6,8...等偶数行，并把扫奇数行的场称为奇数场，扫偶数行的场称为偶数场，一幅图像经过两次扫描即可。由左到右的扫描称为行扫描，由上到下
阅读全文
posted @ 2017-08-09 10:39
摘要：Video to SDI Tx Bridge模块video_data（SD-SDI）处理过程 1.Top Level Block Diagram of Video to SDI TX Bridge Video_data首先进入Data Formatter模块 Input [19:0]video_da
阅读全文
posted @ 2017-08-08 16:33
摘要：时钟分频方法 verilog代码 本文以SDI播出部分的工程为例，来说明一种时钟分频的写法。SD-SDI工程中播出时钟tx_usrclk为148.5MHz,但tx_video_a_y_in端的数据采样与tx_ce（门控时钟）有关。通过对tx_usrclk时钟进行分频，5clocks 6clocks
阅读全文
posted @ 2017-08-07 11:02
摘要：手动按键复位程序（包含按键消抖） 程序解释：按键信号从i_inKey端口输入，复位信号o_outKey端口输出。 reg key=1; reg o_outKey_r = 1;都保持高电平，若i_inKey接收到低电平信号， 则会触发 key != i_inKey，同时，在always块语句末尾将i_
阅读全文
posted @ 2017-08-02 14:28
摘要：使用Vivado进行行为级仿真 1.编写设计文件 2.编写testbench(Set as Top) 3.运行Run Simulation - Run Behavioral Simulation
阅读全文
posted @ 2017-08-01 15:58
