摘要：阅读OReilly.Web.Scraping.with.Python.2015.6笔记 Crawl 1.函数调用它自身，这样就形成了一个循环，一环套一环： 2.对网址进行处理，通过"/"对网址中的字符进行分割 运行结果为： 运行结果为： 3.抓取网站的内部链接 运行结果为（此页面内的所有内部链接）：
阅读全文
posted @ 2017-07-28 14:49
07 2017 档案
摘要：GTP+SDI工程播出部分思路整理（3） 1.本文的目的主要分析video_out_to_sdi模块中输入信号 tx_usrclk, rst, tx_mode, tx_level_b的使用 Tx_usrclk, rst: Tx_mode: Tx_level_b: 现在对应分析原SDI工程播出部分是怎
阅读全文
posted @ 2017-07-27 19:21
摘要：GTP+SDI工程播出部分思路整理（2） 以同样的方法来分析tx_video_a_c_in信号： SDI核中tx_video_a_c_in信号连接情况如下所示 .tx_video_a_c_in (tx_c), Tx_c的产生逻辑为： assign tx_c = tx_hd_c; 寻找tx_hd_c的
阅读全文
posted @ 2017-07-27 15:07
摘要：GTP+SDI工程播出部分思路整理 1.video_out_to_sdi模块 关于video_out_to_sdi模块的输出信号： tx_video_a_y[9:0] 这是要输入SDI IP核内的 tx_video_a_c[9:0] 同样是要输入给SDI 核内的，需要重点关注SDI播出工程中有关这两
阅读全文
posted @ 2017-07-27 09:11
摘要：阅读<<SDI TX Bridge>>笔记 1.Path from AXI4-Stream Video Processing to SDI 2.Top Level Block Diagram of Video to SDI TX Bridge 3 common interface 4 video i
阅读全文
posted @ 2017-07-26 11:54
摘要：看图写代码 阅读<<Audio/Video Connectivity Solutions for Virtex-II Pro and Virtex-4 FPGAs >> 1.SDI Block Diagram and SD-SDI Section Chapters 2.XYZ Word Format
阅读全文
posted @ 2017-07-25 18:40
摘要：Vivado HLS初识 阅读《vivado design suite tutorial-high-level synthesis》（6） 1.创建工程与开启GUI 2.调试 查看关于Interface的报告： 应该有4种类型的端口，但目前没有产生done,idle,ready,start这类信号。
阅读全文
posted @ 2017-07-21 16:54
摘要：Vivado HLS初识 阅读《vivado design suite tutorial-high-level synthesis》（5） 1.创建工程 启动vidado HLS command prompt,将目录切换至工程目录下： Tcl 运行起来： Vivado_hls -f run_hls.
阅读全文
posted @ 2017-07-21 14:46
摘要：阅读<<HDMI 1.4/2.0 Transmitter Subsystem V2.0>>笔记 1.Subsystem Block Diagram 2.HDMI TX Subsystem Pinout – AXI4-Stream Video Interface (No HDCP) 3.HDMI TX
阅读全文
posted @ 2017-07-19 10:35
摘要：阅读OReilly.Web.Scraping.with.Python.2015.6笔记 找出网页中所有的href 1.查找以<a>开头的所有文本，然后判断href是否在<a>里面，如果<a>里面有href,就像<a href=" " >,然后提取href的值。 运行结果： 在网页源代码的定位： 2.
阅读全文
posted @ 2017-07-18 12:00
摘要：解决新版本Vivado打开老工程IP锁住的问题 1.生成IP核的状态报告 Tools -> Report -> Report IP Status 2.点击Upgrade Selected 3.更新完成后IP Status 从此，被锁住的IP就可以正常配置了。
阅读全文
posted @ 2017-07-14 16:53
摘要：关于AXI4-Stream to Video Out 和 Video Timing Controller IP核学习 1.AXI4‐Stream to Video Out Top‐Level Signaling Interface 2.Port Name I/O Width Description
阅读全文
posted @ 2017-07-14 15:37
摘要：Vivado HLS初识 阅读《vivado design suite tutorial-high-level synthesis》（4） 1.老样子，首先运行tcl脚本建工程： Vivado_hls -f run_hls.tcl 2.打开工程 Vivado_hls -p hamming_windo
阅读全文
posted @ 2017-07-07 10:05
摘要：Vivado HLS初识 阅读《vivado design suite tutorial-high-level synthesis》（3） 优化lab1 1.创建工程，开启HLS 运行vivado_hls -f run_hls.tcl 运行完成后会多出一个fir_prj工程文件夹 运行Vivado_
阅读全文
posted @ 2017-07-06 17:14
摘要：Vivado HLS初识 阅读《vivado design suite tutorial-high-level synthesis》（2） 1.实验目的 2.启动命令行 将命令行切换到工程目录下面： 编辑tcl脚本 原有的脚本为： 根据文档的解释对tcl脚本作出修改： TCL命令运行结果： 运行完脚
阅读全文
posted @ 2017-07-05 17:50
摘要：Video Processing subsystem例程分析 1.memory_ss模块 slave端口： S00： 连接设备： microblaze_ss M_AXI_DC 时钟来源： S01_ACLK clk_out2(clock_and_reset) 100MHz 复位来源： S01_ARES
阅读全文
posted @ 2017-07-05 16:11
摘要：Vivado HLS初识 阅读《vivado design suite tutorial-high-level synthesis》 1.启动 2.创建工程 3.添加源文件 4.添加测试文件 5.选择设备 6.工作环境 7.Run C Simulation运行结果为： 8.High-Level Sy
阅读全文
posted @ 2017-07-05 11:55
摘要：Pandas的使用（3） Pandas的数据结构 1.Series 2.DataFrame
阅读全文
posted @ 2017-07-03 11:52
