摘要:
Xilinx FPGA开发环境vivado使用流程 1.启动vivado 2016.1 2.选择Create New Project 3.指定工程名字和工程存放目录 4.选择RTL Project 5.选择FPGA设备 6.工程创建完成后 7.开始编写verilog代码 第一步:点击Add Sour 阅读全文
posted @ 2017-05-10 18:31 沉默改良者 阅读(12278) 评论(0) 推荐(1) 编辑
摘要:
Xilinx FPGA开发环境vivado使用流程 1.启动vivado 2016.1 2.选择Create New Project 3.指定工程名字和工程存放目录 4.选择RTL Project 5.选择FPGA设备 6.工程创建完成后 7.开始编写verilog代码 第一步:点击Add Sour 阅读全文
posted @ 2017-05-10 18:31 沉默改良者 阅读(12278) 评论(0) 推荐(1) 编辑 |
||