摘要：阅读《7 Series FPGAs GTX/GTH Transceivers User Guide》 1.GTX在XC7K325T芯片内的排列 2.参考时钟的配置 在GTXE2_COMMON模块中就有如下时钟信号线。 3.GTXE2_CHANNEL关于CPLL时钟的配置 关于CPLLREFCLKSE
阅读全文
posted @ 2017-05-25 19:28
05 2017 档案
摘要：使用vivado将bit文件转化为mcs文件 1.在Tcl Console中运行脚本： write_cfgmem -force -format MCS -size 64 -interface spix1 -checksum -loadbit "up 0x0 E:/workshop/gtx_sdi_w
阅读全文
posted @ 2017-05-23 13:42
摘要：SDI视频采集过程 GTP收发模块为视频采集系统的核心部分，包含发送和接收，完成对信号的解串和串码。并且HD-SDI信号中并非所有的信号都是有效视频信号，这部分功能由数据分析模块实现，并将提取出来的有效视频信号存于RAM中，数据变换模块完成对信号模式的转换。 SDI信号经过GTP的接收，然后传给SD
阅读全文
posted @ 2017-05-12 10:31
摘要：关于vivado xdc文件时钟约束的初识 1.Primary Clocks(主时钟) 然而，对于比较复杂的时钟： 2.某个模块采用的主时钟（比如说GT） 3.时钟分频 4.复杂一点的时钟描述 5.XDC文件的命令
阅读全文
posted @ 2017-05-11 18:43
摘要：Xilinx FPGA开发环境vivado使用流程 1.启动vivado 2016.1 2.选择Create New Project 3.指定工程名字和工程存放目录 4.选择RTL Project 5.选择FPGA设备 6.工程创建完成后 7.开始编写verilog代码 第一步：点击Add Sour
阅读全文
posted @ 2017-05-10 18:31
摘要：GTX_SDI搭建流程 1.GTX wrapper 因为顶层的GTX wrapper在实际的SDI工程中用不到，我们只是需要GTX wrapper模块中的部分文件。因此，在SDI工程中，我们并不需要生成GTX wrapper，应对办法是，新建一个工程，生成GTX wrapper，然后提取出我们所需要
阅读全文
posted @ 2017-05-10 11:49
摘要：SDI core端口说明 本文基于赛灵思的官方文档以及自己的理解： 1.生成SDI core 2.得到SDI core的顶层文件，并对每个端口做出解释 对其中的个别信号解释以及解码： rx_t_family: rx_t_rate: rx_edh_errcnt_en: 3.SDI接收操作 4.SDI接
阅读全文
posted @ 2017-05-09 14:06
摘要：Vivado中ILA的使用 1.编写RTL代码 其中需要说明的是(* keep = "TRUE" *)语句的意识是保持cnt信号不被综合掉，方便以后的调试，是否可以理解为引出这个寄存器信号。 2.加入ILA核 3.配置ILA核 需要配置的参数主要有三个：1.Component Name,组件的名字，
阅读全文
posted @ 2017-05-08 18:33
摘要：SDI初识 SDI接口，即“数字分量串行接口（Serial Digital Interface）”。按照速率可以分为： 标准清晰度SD-SDI，速率为270Mb/s; 高清标准HD-SDI，速率为1.485Gb/s; 3G-SDI,速率为2.97Gb/s。 人们常在SDI信号中嵌入数字音频信号，即将
阅读全文
posted @ 2017-05-04 10:17
