沉默改良者

:: :: :: ::

::

Verilog编码规范与时序收敛

Posted on 2018-10-08 14:37 沉默改良者阅读(552) 评论(0) 编辑收藏举报

Verilog编码规范与时序收敛

没有优先级的时候，尽量用case

时钟选择

刷新页面返回顶部