博客园  :: 首页  :: 新随笔  :: 联系 :: 订阅 订阅  :: 管理

Verilog编码规范与时序收敛

Posted on 2018-10-08 14:37  沉默改良者  阅读(551)  评论(0)  编辑  收藏  举报

 Verilog编码规范与时序收敛

没有优先级的时候，尽量用case

 

时钟选择