DE2-115开发板学习（1_时钟信号引脚分配与复位信号的产生）

1.DE2-115开发板资源

    Altera EPCS64 Configuration Device

    64MB SDRAM （两片）

    50MHz Oscillator

    EP4CE115F29C7(4PLLs)

    PI149FCT3803(与时钟有关的芯片)

2.DE2-115与时钟有关的引脚

3.关于复位信号的产生

    （1）工程一：

    综合结果如下图所示：

图 时钟信号具体细节

    复位信号由Reset_Delay模块产生，但是复位信号的产生需要有iCLK时钟信号的触发，具体细节如下图所示：

图 复位信号网络图

    复位信号具体产生逻辑，代码如下图所示：

 图 复位信号产生代码

    使用了一个计数器（Cont）,当计数器计数到20’hFFFFF的时候，复位信号变为高电平（有效），当计数器没有到20’hFFFFF的时候，复位信号为低电平（无效）。

    时钟信号引脚分配如下图所示：

图 时钟信号引脚分配

    因此此工程无需为复位信号分配具体的物理引脚，由Reset_Delay模块的逻辑产生。

    （2）工程二：

    工程二中，时钟信号引脚分配如下图所示：

图 时钟信号引脚分配

    工程二中，PS2模块在顶层文件上的例化：

图 PS2例化代码

    注意时钟信号引脚与复位信号引脚的运用，复位信号引脚锁定为KEY【1】，引脚锁定如下图所示：

图 复位信号引脚锁定

    KEY【1】电路连接如下图所示

     整个工程的复位信号由按键开关KEY【1】触发产生。

    （3）工程三：

    整个工程的综合如下图所示：

图 时钟信号网络

    对应引脚分配如下图所示：

    复位信号网络如下图所示：

图 复位信号网络

    由于整个系统不只由一个时钟网络组成，还有另外的时钟网络，如下图所示：

图 时钟网络

    对应引脚分配如下图所示：

    复位信号的产生与管理模块Reset_Delay:

 图 Reset_Delay模块代码

    Cont控制三个复位信号的产生，计数器计数范围为0~22’h3FFFFF，当Cont在22’h1FFFFF~22’h2FFFFF之间时，oRST_0复位信号使能，当Cont在22’h2FFFFF~22’h3FFFFF之间时，oRST_1复位信号使能，当Cont计数到22’h3FFFFF之间时，Cont不再增加，但oRST_2复位信号会使能。但这三个复位信号的产生与时钟信号iCLK与另外一个复位信号iRST有关。

    额外说说TD_Detect模块：

图 TD_Detect综合结果

   TD_Detect模块的复位信号由按键KEY[0]产生，代码截图如下：

    此外，KEY【0】也作为I2C_AV_Config模块的复位信号，综合结果以及代码截图如下：

 

 

    总结：时钟信号由固定的引脚来提供，每个工程需要锁定板子上相应的引脚。

            复位信号是通过内部逻辑来实现的，一般由按键开关来控制复位信号的触发。