随笔 - 284, 文章 - 0, 评论 - 60, 阅读 - 53万
  博客园  :: 首页  :: 新随笔  :: 联系 :: 订阅 订阅  :: 管理
< 2025年2月 >
26 27 28 29 30 31 1
2 3 4 5 6 7 8
9 10 11 12 13 14 15
16 17 18 19 20 21 22
23 24 25 26 27 28 1
2 3 4 5 6 7 8

PCIE背景知识学习(9)

Posted on   沉默改良者  阅读(152)  评论(0编辑  收藏  举报

PCIE背景知识学习(9)

 

 

 

 

 

 

 

 

 

为了确保你已经理解了设置建立BARs和Base/Limit寄存器的规则和方法,请仔细查看图 4‑11,以保证你对它们的正确认知。我们简单的对示例系统进行了扩展,在Switch的Port A下方加入了另一个EP以及它所请求的地址空间。要记得,Type 1 Header中也含有2个BAR,它们也可以请求地址空间。而一个Bridge的Base/Limit寄存器表示的地址空间范围并不包括Bridge自身的BAR所请求的地址空间,也就是说Base/Limit寄存器只表示Bridge下方存在的地址空间。

 

相关博文:
阅读排行:
· 为什么说在企业级应用开发中,后端往往是效率杀手?
· 本地部署DeepSeek后,没有好看的交互界面怎么行!
· 趁着过年的时候手搓了一个低代码框架
· 推荐一个DeepSeek 大模型的免费 API 项目!兼容OpenAI接口!
· 用 C# 插值字符串处理器写一个 sscanf
历史上的今天:
2019-09-28 Clock Generator PLL with Integrated VCO_ADF4360-9
2019-09-28 CameraLink标准学习
2019-09-28 Zynq_soc学习
2017-09-28 SDRAM的初始化与刷新操作---看时序图写代码
2017-09-28 SDRAM初识
点击右上角即可分享
微信分享提示