摘要： 1. CMOS电路结构，包括静态CMOS电路，latch还有Flip Flop的门级与CMOS级的结构；2. 基本逻辑化简与变换；基本状态机；计数器；3. 时序参数与静态时序分析：必考 setup/hold time及violation fix false path multi-cycle path 各种时序优化技巧和DC/PT技巧4. clocking：时钟频率推倒，skew，jitter原因及影响，CTS等；5. 跨时钟域处理和异步fifo：几乎必考 亚稳态概念 各种情况下的分析：异步fifo设计；fifo size的确定；size为非2的幂次的处理，等等；可以有各种变种 强烈推荐Cumm 阅读全文

摘要： （1）、在pcb布局阶段：在原理图中框选一个区域的元件或点选若干个元件、快截键“t”+“s”能迅速切换到pcb界面选中那些元件，然后按快截键“i”后选择菜单第二项用鼠标在你想要的地方拖一个框，那些元件就蜂拥云集地出现在你拖的这个框中。（2）、在pcb布局阶段：是不是元件名混乱地出现在元件四周甚至互相重叠？框选若干个元件，然后按快截键“a”后点菜单第二个选项出现一个封装符号图形，用鼠标点这个图形的上、下、左、右、左上、左下、右上、右下。确定后，元件名都整整齐齐地排列在你选中的那些元件们的上、下、左、右、左上、左下、右......（3）shift+s ：单面布线，其他层隐身。（4）ctrl+shi 阅读全文

摘要： 1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻6,在高频信号下，充当电感或电容。（与外部电路特性有关）电感用，主要是解决EMC问题。如地与地，电源和IC Pin间7,单点接地（指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。）8,熔丝作用*模拟地和数字 阅读全文

摘要： E6，E12，E24，E48，E96系列的电阻全部阻值e6[6] = { 1.0, 1.5, 2.2, 3.3, 4.7, 6.8 }，20%;e12[12] = {1.0, 1.2, 1.5, 1.8, 2.2, 2.7, 3.3, 3.9, 4.7, 5.6, 6.8, 8.2 }，10%;e24[24] = {1.0, 1.1, 1.2, 1.3, 1.5, 1.6, 1.8, 2.0, 2.2, 2.4, 2.7, 3.0, 3.3, 3.6, 3.9, 4.3, 4.7, 5.1, 5.6, 6.2, 6.8, 7.5, 8.2, 9.1 }，5%;e96[96] = {1.00, 阅读全文

摘要： ST、SC、FC光纤接头是早期不同企业开发形成的标准，使用效果一样，各有优缺点。ST、SC连接器接头常用于一般网络。ST头插入后旋转半周有一卡口固定，缺点是容易折断；SC连接头直接插拔，使用很方便，缺点是容易掉出来；FC连接头一般电信网络采用，有一螺帽拧到适配器上，优点是牢靠、防灰尘，缺点是安装时间稍长。MTRJ 型光纤跳线由两个高精度塑胶成型的连接器和光缆组成。连接器外部件为精密塑胶件，包含推拉式插拔卡紧机构。 适用于在电信和数据网络系统中的室内应用。光纤接口连接器的种类光纤连接器，也就是接入光模块的光纤接头，也有好多种，且相互之间不可以互用。不是经常接触光纤的人可能会误以为GBIC和SFP 阅读全文

摘要： 1、 关于开发工具CCS3.3向下载程序后，出现错误提示“Unable to determine default Pin/Port configuration.”解决方案：该错误提示是由于CCS软件版本的兼容性问题造成的，可以不管，不会对程序下载造成影响。2、 XDS510仿真器有时能够连接成功，有时又会连接失败。经过多次实验，发现按照下述操作顺序，仿真器就能够连接成功：解决方案：1、仿真器连接到目标板的JTAG口； 2、目标板上电； 3、仿真器连接到计算机的USB口； 4、打开CCS3.3软件，点击connect。3、 怎样判断JTAG口的状态是否正常？解... 阅读全文

摘要： 如同软件设计编程规范一样，在PCB板设计中，可以规范电阻电容的封装，以保证项目的一致性和继承性。现确定电阻电容的封装如下：1）如无特殊情况，贴片电阻一律选用0603封装；2）电容<10uF，选用无极性0603封装；3）电容=10uF，选用有极性1206封装，如果没有，则选用有极性3528封装；3）电容>10uF，电容<100uF，如22uF、47uF，选用有极性3528封装；4）电容>100uF，如100uF、220uF，选用有极性7343封装。 阅读全文

摘要： 2013/05/07晚，在构建NIOS软核的过程中，前面一切顺利，在后面出现以下两个编译错误：1、Error: Clock input port inclk[<number>] of PLL "<name>" must be driven by a non-inverted input pin.解决方案：如下图所示，造成错误的原因是在.bdf文件中，在CLOCK(input)引脚连接到PLL的时钟输入引脚时，只是简单的放在一起，实际上并没有建立连接。 所以只需要再重新将两者连接起来，注意保证连接上了。2、Error：Can't generat 阅读全文

摘要： 对输入脉冲进行边沿检测。module edge_detect(clk, rst_n, trig_in, pose_detect, nege_detect);input clk; //输入时钟input rst_n; //复位信号input trig_in; //输入，待检测的边沿脉冲output pose_detect;//输出，上升沿检测output nege_detect;//输出，下降沿检测reg trig_r0, trig_r1, trig_r2;always ... 阅读全文

摘要： 描述状态机推荐采用三段式FSM描述方法。这种写法使用3个always模块，一个always模块采用同步时序的方式描述状态转移，一个always采用组合逻辑的方式判断状态转移条件，描述状态转移规律，第三个always模块使用同步时序电路描述每个状态的输出。 这种做法好处在于便于阅读、理解、维护，更重要的是利于综合器优化代码。利于用户添加合适的时序约束条件，利于布局布线器实现设计。 三段式FSM写法参考如下程序：module fsm(in1, in2, clk, rst_n, out1, out2, err);input in1, in2;input clk, ... 阅读全文