摘要： 2013/05/07晚，在构建NIOS软核的过程中，前面一切顺利，在后面出现以下两个编译错误：1、Error: Clock input port inclk[<number>] of PLL "<name>" must be driven by a non-inverted input pin.解决方案：如下图所示，造成错误的原因是在.bdf文件中，在CLOCK(input)引脚连接到PLL的时钟输入引脚时，只是简单的放在一起，实际上并没有建立连接。 所以只需要再重新将两者连接起来，注意保证连接上了。2、Error：Can't generat 阅读全文

摘要： 对输入脉冲进行边沿检测。module edge_detect(clk, rst_n, trig_in, pose_detect, nege_detect);input clk; //输入时钟input rst_n; //复位信号input trig_in; //输入，待检测的边沿脉冲output pose_detect;//输出，上升沿检测output nege_detect;//输出，下降沿检测reg trig_r0, trig_r1, trig_r2;always ... 阅读全文