05 2013 档案

摘要：1、 关于开发工具CCS3.3向下载程序后，出现错误提示“Unable to determine default Pin/Port configuration.”解决方案：该错误提示是由于CCS软件版本的兼容性问题造成的，可以不管，不会对程序下载造成影响。2、 XDS510仿真器有时能够连接成功，有时又会连接失败。经过多次实验，发现按照下述操作顺序，仿真器就能够连接成功：解决方案：1、仿真器连接到目标板的JTAG口； 2、目标板上电； 3、仿真器连接到计算机的USB口； 4、打开CCS3.3软件，点击connect。3、 怎样判断JTAG口的状态是否正常？解... 阅读全文

摘要：如同软件设计编程规范一样，在PCB板设计中，可以规范电阻电容的封装，以保证项目的一致性和继承性。现确定电阻电容的封装如下：1）如无特殊情况，贴片电阻一律选用0603封装；2）电容<10uF，选用无极性0603封装；3）电容=10uF，选用有极性1206封装，如果没有，则选用有极性3528封装；3）电容>10uF，电容<100uF，如22uF、47uF，选用有极性3528封装；4）电容>100uF，如100uF、220uF，选用有极性7343封装。 阅读全文

摘要：2013/05/07晚，在构建NIOS软核的过程中，前面一切顺利，在后面出现以下两个编译错误：1、Error: Clock input port inclk[<number>] of PLL "<name>" must be driven by a non-inverted input pin.解决方案：如下图所示，造成错误的原因是在.bdf文件中，在CLOCK(input)引脚连接到PLL的时钟输入引脚时，只是简单的放在一起，实际上并没有建立连接。 所以只需要再重新将两者连接起来，注意保证连接上了。2、Error：Can't generat 阅读全文

摘要：对输入脉冲进行边沿检测。module edge_detect(clk, rst_n, trig_in, pose_detect, nege_detect);input clk; //输入时钟input rst_n; //复位信号input trig_in; //输入，待检测的边沿脉冲output pose_detect;//输出，上升沿检测output nege_detect;//输出，下降沿检测reg trig_r0, trig_r1, trig_r2;always ... 阅读全文

摘要：描述状态机推荐采用三段式FSM描述方法。这种写法使用3个always模块，一个always模块采用同步时序的方式描述状态转移，一个always采用组合逻辑的方式判断状态转移条件，描述状态转移规律，第三个always模块使用同步时序电路描述每个状态的输出。 这种做法好处在于便于阅读、理解、维护，更重要的是利于综合器优化代码。利于用户添加合适的时序约束条件，利于布局布线器实现设计。 三段式FSM写法参考如下程序：module fsm(in1, in2, clk, rst_n, out1, out2, err);input in1, in2;input clk, ... 阅读全文