随笔分类 -  PCB

摘要：在像PCIE这样的高频环境中，传送线在信号线上驱动电压变化时会出现阻抗，信号线的宽度和到接地的距离都会影响其阻抗，所以在设计PCB时需要参考PCIE总线规范，特别要注意考虑信号阻抗匹配。以下供设计PCB时作为参考：●插卡从金手指边缘到PCIE芯片管脚的走线长度应限制在4英寸（约100mm毫米）以内。超过该长度后需要使用高频差分传输线，我们可以提供延长300mm以上的技术方案。●PCIE的PERPN，PETPN，PECKPN是三个差分对线，其中PECKPN是100MHz频率的差分信号线，需要注意保护，前两对是2.5GHz频率的差分信号线，更需要注意保护。●差分对线中的两条走线要同步布线。如果.. 阅读全文

摘要：在一个敏感的输入线路两旁并行走一对接地的线，串扰可以减少一个数量级。 数字电路中，一个完整的地平面可以带来接地保护走线的大部分好处，但保护走线比完整的地平面更有优势。 根据经验，两条微带线之间插入两端接地的第三条线，微带线之间的耦合减半；如果第三条线通过很多过孔连接到地平面，耦合将再减半。 阅读全文

摘要：材料选择若线路长度小于20inch且速度小于3.125Gbps，那么FR-4材料是可以接收的；如果需要更长的线路或者更高的速度，可以考虑选用高速材料，如ROGERS 3450。差分线路对 在FR-4材料中，100mil的线路距离差会导致差分信号间大约有18ps的差异。最好使用PCB设计工具中的自动线路匹配进行差分等长匹配。总体来说，希望做到差分线路对之间的长度差不大于50mil。差分线路宽度和间隔 每种特定叠层结构都需要独自设计差分线路宽度和间隔。可以使用专门的阻抗计算软件计算这些参数。如下图,通过设定合适的参数，来使差分线阻抗达到100欧姆，单线阻抗50欧姆。过孔 千兆级信号差分线... 阅读全文

摘要：（1）、在pcb布局阶段：在原理图中框选一个区域的元件或点选若干个元件、快截键“t”+“s”能迅速切换到pcb界面选中那些元件，然后按快截键“i”后选择菜单第二项用鼠标在你想要的地方拖一个框，那些元件就蜂拥云集地出现在你拖的这个框中。（2）、在pcb布局阶段：是不是元件名混乱地出现在元件四周甚至互相重叠？框选若干个元件，然后按快截键“a”后点菜单第二个选项出现一个封装符号图形，用鼠标点这个图形的上、下、左、右、左上、左下、右上、右下。确定后，元件名都整整齐齐地排列在你选中的那些元件们的上、下、左、右、左上、左下、右......（3）shift+s ：单面布线，其他层隐身。（4）ctrl+shi 阅读全文

摘要：1,在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。2,可以做跳线用，如果某段线路不用，直接不贴该电阻即可（不影响外观）3,在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。4,想测某部分电路的耗电流的时候，可以去掉0ohm电阻，接上电流表，这样方便测耗电流。5,在布线时,如果实在布不过去了,也可以加一个0欧的电阻6,在高频信号下，充当电感或电容。（与外部电路特性有关）电感用，主要是解决EMC问题。如地与地，电源和IC Pin间7,单点接地（指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。）8,熔丝作用*模拟地和数字 阅读全文

摘要：E6，E12，E24，E48，E96系列的电阻全部阻值e6[6] = { 1.0, 1.5, 2.2, 3.3, 4.7, 6.8 }，20%;e12[12] = {1.0, 1.2, 1.5, 1.8, 2.2, 2.7, 3.3, 3.9, 4.7, 5.6, 6.8, 8.2 }，10%;e24[24] = {1.0, 1.1, 1.2, 1.3, 1.5, 1.6, 1.8, 2.0, 2.2, 2.4, 2.7, 3.0, 3.3, 3.6, 3.9, 4.3, 4.7, 5.1, 5.6, 6.2, 6.8, 7.5, 8.2, 9.1 }，5%;e96[96] = {1.00, 阅读全文

摘要：如同软件设计编程规范一样，在PCB板设计中，可以规范电阻电容的封装，以保证项目的一致性和继承性。现确定电阻电容的封装如下：1）如无特殊情况，贴片电阻一律选用0603封装；2）电容<10uF，选用无极性0603封装；3）电容=10uF，选用有极性1206封装，如果没有，则选用有极性3528封装；3）电容>10uF，电容<100uF，如22uF、47uF，选用有极性3528封装；4）电容>100uF，如100uF、220uF，选用有极性7343封装。 阅读全文