摘要：
Vivado中ILA的使用 1.编写RTL代码 其中需要说明的是(* keep = "TRUE" *)语句的意识是保持cnt信号不被综合掉，方便以后的调试，是否可以理解为引出这个寄存器信号。 2.加入ILA核 3.配置ILA核 需要配置的参数主要有三个：1.Component Name,组件的名字， 阅读全文
摘要：
在Xilinx官网查询各个版本软件的手册需要点击 See All Versions 阅读全文
摘要：
注：其实该方法适用于提取Xilinx官网的任意工具的任意版本的迅雷下载地址①进入Xilinx官网，进入Device->Design Tools，选择你想要下载的任意工具。②进入新web页面，右方点击“Downloads”。③进入版本选择页面，选择想要的版本号，点击相应的下载链接。④进入基于Java的 阅读全文
摘要：
采用xilinx公司的ml555开发板，软件开发环境是ISE13.2 步骤：一，建立一个ISE工程：BMDforPCIE工程的建立方法:bmd_sx50t文件夹包含BMD Desin for the Endpoint PCIE的全部源文件，但还未构成一个工程。其中bmd_design文件夹里的源代码 阅读全文
摘要：
https://wenku.baidu.com/view/0294cbb3bb4cf7ec4bfed01a.html 阅读全文
摘要：
点击 bitstream setting ，将 bin_file 勾上，点击 OK。 2）点击 generate bitstream ，生成 bit 文件和 bin 文件 3）点击 open hardware manager，连接板子。 4）选中芯片，右键如下操作。 5)选择开发板上的 flash 阅读全文
摘要：
如果从头开始做SPI Flash固化是有一些麻烦的，要在完成综合之后，打开 synthesized Design （图） （图） 然后在synthesized Design打开状态下，选择Tools->Edit Device Properties编辑器件属性 （图） 我们这个FPGA有16MFlas 阅读全文
摘要：
Jtag模式： 1、打开Open Hardware Manager 2、 Tools ->Auto Connect 3、TCL输入： write_cfgmem -format MCS -size 128 -interface BPIx16 -loadbit "up 0x0 xxx.bit" xxx. 阅读全文
摘要：
由于Vivado下载程序步骤和ISE有较大差异，特此写此文章，希望对大家有所帮助。 1，下载文件生成 在.bit文件生成后，在TCL中输入 1 1 2 3 4 A&Q:提示bit位宽错误 1 1 1 2 2，程序下载 在Program and Debug模式下，右键芯片型号，如图所示。 选择你所使用 阅读全文
摘要：
写在前面 近两年来和几个单位接触下来，发现PCIe还是一个比较常用的，有些难度的案例，主要是涉及面比较广，需要了解逻辑设计、高速总线、Linux和Windows的驱动设计等相关知识。 这篇文章主要针对Xilinx家V6和K7两个系列的PFGA，在Linux和Windows两种系统平台下，基于Xili 阅读全文