摘要：
OS WIN7vivado 2015.4vivado自带的仿真器vivado project 包含一个block design， block design 中包含AXIPCIE, MIG, INTERCONNECTOR, 第三方IP，AXI APB BRIGE仿真并保存所有信号到wdb文件的步骤：1 阅读全文
摘要：
Step 1 安装好modelsim，并将modelsim的目录添加到系统PATH中。 （确认方法：在任意位置同时按下Shift+鼠标右键，在出来的菜单里选择“在此处打开命令窗口”，然后输入vsim，如果能启动modelsim，说明设置正确。否则，要在系统的环境变量里添加modelsim目录下的wi 阅读全文
摘要：
1.基于BASYS3板子，有如下代码： module top( input clk, input rst, output test_clk ); parameter DIV_CNT = 2; reg clk25M; reg [31:0] cnt = 0; always@(posedge clk)be 阅读全文
摘要：
很简单的，app_en和app_rdy一握手，代表MIG接受了一个写数据请求或者读数据请求，只要保证app_en和app_rdy握手，根本就不关心写数据rdy，这是MIG的一个bug，你看它源码就知道。。。这样做，就把写命令和写数据的rdy信号统一了，减少了接口逻辑的复杂度。 http://bbs. 阅读全文
摘要：
https://rocketboards.org/ 阅读全文
摘要：
http://cecaraw.pku.edu.cn/research/calendar/epee/#publications https://sourceforge.net/projects/epeev2/files/ 阅读全文
摘要：
Vivado和ISE相比ChipScope已经大幅改变，很多人都不习惯。在ISE中称为ChipScope而Vivado中就称为in system debug。下面就介绍Vivado中如何使用debug工具。 Debug分为3个阶段：1. 探测信号：在设计中标志想要查看的信号2. 布局布线：给包含了d 阅读全文