摘要：
基于UVM的verilog验证 Abstract 本文介绍UVM框架，并以crc7为例进行UVM的验证，最后指出常见的UVM验证开发有哪些坑，以及怎么避免。 Introduction 本例使用环境：ModelSim 10.2c，UVM-1.1d，Quartus II 13.1（64 bit），器件库 阅读全文
摘要：
【摘自夏宇闻《verilog设计教程》】一般情况下，Verilog HDL源程序中所有的行都将参加编译。但是有时希望对其中的一部分内容只有在满足条件才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，而当条件不满足是则编译另一部分。 条件编译命 阅读全文
摘要：
二、软件的简单使用 工程建立后我们就可以进行程序的编写添加了。 选择左下角file list 选项卡 这里主要是工程的信息。 在input files 上右键弹出选项addànew file。。。 在这选择添加文件的类型文件名和文件的路径根据实际情况添加。由于diamond的文本编辑不是特别好用，所 阅读全文
摘要：
测试环境（win10 x64 软件Diamond 3.5 x64） 软件下载地址：http://files.latticesemi.com/Diamond/3.5/3.5.0.102_Diamond_x64.zip 一、建工程 打开软件 如图所示： 虽然diamond的中文资料并不是特别多，但是软件 阅读全文
摘要：
第一步安装：执行.EXE文件，一直下一步，最后license选择没有USB什么的那个（具体记不清了）。 第二步破解：安装完成后在环境变量中将license路径指定到license文件即可（LM_LICENSE_FILE d:\lscc\diamond\3.7_x64\license\license. 阅读全文
摘要：
上升沿检测电路之Moore型FSM // Listing 5.3module edge_detect_moore ( input wire clk, reset, input wire level, output reg tick ); // symbolic state declaration l 阅读全文
摘要：
一：前言 这篇博客是我应一位网友之约写的，他想要学习基于FPGA的PCIe DMA控制器设计，但是手上没有合适的Xilinx开发板，而且xapp1052又没有提供仿真代码，让他的学习陷入了困境。所以我想了想，还是用EDK搭建一个微小系统，然后用modelsim来仿真xapp1052的DMA收发控制， 阅读全文
摘要：
一：前言 很多和我一样初学pcie的硬件工程师都会遇到这样一个问题，看了不少pcie相关的资料，还是搞不清这玩意儿到底该怎么用。于是我们打开ISE的core_generator工具，生成了一个pcie的ip核，用modelsim仿真一下example design，仔细分析一下，好像对协议部分理解更 阅读全文
摘要：
Synplify9.6.2破解（转帖） 转载自：http://www.cnblogs.com/mark-sun/archive/2012/02/26/2368773.html Abstract本文介紹如何破解Synplify Pro 9.6.2。 IntroductionStep 1：安裝Synpl 阅读全文
摘要：
一个好的博文除了博文的质量要好以外，好的组织结构也能让读者阅读的更加舒服与方便，我看园子里面有一些园友的博文都是分章节的，并且在博文的前面都带有章节的目录索引，点击索引之后会跳转到相应的章节阅读，并且还可以回到目录顶端，其中 Fish Li 的博文就是这种组织，当然这种结构如果是在写博文的时候人工设 阅读全文