上一页 1 ··· 38 39 40 41 42 43 44 45 46 ··· 48 下一页
该文被密码保护。 阅读全文
posted @ 2017-05-11 10:50 yf869778412 阅读(1) 评论(0) 推荐(0) 编辑
摘要: 这一节来学习一下以太网的物理层,IEEE802.3标准就给出了以太网的物理层结构,如下图所示红色框内所标注的。 我们可以看到物理大致可以分为: GMII介质无关接口、 PCS物理编码子层,PMA物理介质连接层,PMD物理介质相关层、MDI接口 、MEDIUM物理介质。 我们从下往上看,首先看物理介质 阅读全文
posted @ 2017-05-10 16:47 yf869778412 阅读(867) 评论(0) 推荐(0) 编辑
摘要: 先加点自己的总结:真双口RAM可以在任意时间访问任意地址,两个端口的地址是一样的,即共享内存和地址。这就会带来一个问题:同时读写一个地址会发生冲突。基于这个点矛盾就要设置限制条件,这个在Xilinx IP core中会设置,在RTL中也可以通过控制相应的使能端,进而控制不同时读写一个地址,详情参见, 阅读全文
posted @ 2017-05-09 16:57 yf869778412 阅读(11381) 评论(0) 推荐(0) 编辑
该文被密码保护。 阅读全文
posted @ 2017-05-08 00:14 yf869778412 阅读(2) 评论(0) 推荐(0) 编辑
摘要: 眼图——概念与测量(摘记) 中文名称: 眼图 英文名称: eye diagram;eye pattern 定义: 示波器屏幕上所显示的数字通信符号,由许多波形部分重叠形成,其形状类似“眼”的图形。“眼”大表示系统传输特性好;“眼”小表示系统中存在符号间干扰。 一.概述 “在实际数字互连系统中,完全消 阅读全文
posted @ 2017-05-02 09:40 yf869778412 阅读(4704) 评论(0) 推荐(0) 编辑
摘要: 1.如何进行文献检索 我是学自然科学的,平时确实需要不少外文文献,对于自然科学来讲英文文献检索首推Elsevier,Springer等。虽然这些数据库里面文献已经不算少了。但是有时还会碰到查不到的文献,而这些文献的数据库我们所在研究所或大学又没有买,怎么办?我基本通过以下向个途径来得到文献。 1.首 阅读全文
posted @ 2017-04-26 16:01 yf869778412 阅读(239) 评论(0) 推荐(0) 编辑
摘要: 之前一直相不明白,为什么从官网下载的AC97的IP不能跑起来,整个IP就像空壳一样,bit_clk输进去,没有任何信号输出来。从IP的RTL来看,即使是IP不连到CPU的BUS上,只要是综合进FPGA了,当BIT_CLK信号输进IP时,SD_OUT,SYNC就应该有数据和信号输出,但奇怪的是,它们不 阅读全文
posted @ 2017-04-22 11:29 yf869778412 阅读(3320) 评论(0) 推荐(0) 编辑
摘要: AbstractFSM在數位電路中非常重要,藉由FSM,可以讓數位電路也能循序地執行起演算法。本文將詳細討論各種FSM coding style的優缺點,並歸納出推薦的coding style。 Introduction使用環境:Debussy 5.4 v9 + ModelSim SE 6.3e + 阅读全文
posted @ 2017-04-19 14:44 yf869778412 阅读(523) 评论(0) 推荐(0) 编辑
摘要: 首先,我们应该对FPGA内部的工作方式有 一些认识。FPGA的内部结构其实就好比一块PCB板,FPGA的逻辑阵列就好比PCB板上的一些分立元 器件。PCB通过导线将具有相关电气特性的信号相连接,FPGA也需要通过内部连 线将相关的逻辑节点导通。PCB板上的信号通过任何一个元器件都会产生一定的延时,F 阅读全文
posted @ 2017-04-19 14:34 yf869778412 阅读(631) 评论(0) 推荐(0) 编辑
摘要: 内容 与可综合Verilog代码所不同的是,testbench Verilog是在计算机主机上的仿真器中执行的。testbench Verilog的许多构造与C语言相似,我们可在代码中包括复杂的语言结构和顺序语句的算法。 1 always块和initial块 Verilog有两种进程语句:alway 阅读全文
posted @ 2017-04-19 13:21 yf869778412 阅读(16114) 评论(0) 推荐(2) 编辑
上一页 1 ··· 38 39 40 41 42 43 44 45 46 ··· 48 下一页