yf869778412

2017年10月10日

摘要：在数字音频Datasheet中，我们经常看到256FS，384FS，32kHz,44.1kHz MCLK等概念。一般在数字音频芯片用3个pin作为通讯接口：BCLK，ADCLRC，DOUT。现在做个总结。 1. SAMPLING RATE： 32kHz，44.1kHz，48kHz，96kHz：音频采阅读全文

posted @ 2017-10-10 11:23 yf869778412 阅读(1119) 评论(0) 推荐(0) 编辑

I2S与pcm的区别

摘要： I2S仅仅是PCM的一个分支，接口定义都是一样的， I2S的采样频率一般为44.1KHZ和48KHZ做，PCM采样频率一般为8K,16K。有四组信号: 位时钟信号，同步信号，数据输入，数据输出. I2S总线标准 I2S(Inter-IC Sound Bus)是飞利浦公司为数字音频设备之间的音频数据传阅读全文

posted @ 2017-10-10 11:22 yf869778412 阅读(1675) 评论(0) 推荐(0) 编辑

什么是音频视频比特率，采样率，讲的很不错

摘要：简单来讲，采样率和比特率就像是坐标轴上的横纵坐标。横坐标的采样率表示了每秒钟的采样次数。纵坐标的比特率表示了用数字量来量化模拟量的时候的精度。采样率类似于动态影像的帧数，比如电影的采样率是24赫兹，PAL制式的采样率是25赫兹，NTSC制式的采样率是30赫兹。当我们把采样到的一个个静止画面再以阅读全文

posted @ 2017-10-10 11:21 yf869778412 阅读(3361) 评论(0) 推荐(0) 编辑

音频采样中left-or right-justified(左对齐，右对齐), I2S时钟关系

摘要：音频采样中left-or right-justified(左对齐，右对齐), I2S时钟关系原创 2014年02月11日 13:56:51 4951 0 0 原创 2014年02月11日 13:56:51 4951 0 0 刚刚过完春节，受假期综合症影响脑袋有点发木，干什么事反应慢了？最近调试xx 阅读全文

posted @ 2017-10-10 10:59 yf869778412 阅读(2169) 评论(0) 推荐(0) 编辑

2017年10月9日

Xilinx资源优化问题

摘要：资源优化问题：Xilinx ise 出现资源不够的问题（ERROR:Cpld:868 - Cannot fit the design into any of the specified devices with the selected implementation options.），要在fitt 阅读全文

posted @ 2017-10-09 17:05 yf869778412 阅读(1001) 评论(0) 推荐(0) 编辑

2017年9月27日

source insight 支持verilog 及使用技巧

摘要：安装 1.首先到官网下载clf文件 http://www.sourceinsight.com/public/languages/ 2.配置source insight 以前有的先删除 Options -> Preferences... -> Languages -> 选择“verilog Custo 阅读全文

posted @ 2017-09-27 10:59 yf869778412 阅读(1781) 评论(0) 推荐(0) 编辑

深入浅出FPGA-2-让source insight 支持verilog HDL

摘要：引言工欲善其事，必先利其器。最近用verilog在FPGA上做一个简易的计算器，整个工程由6个模块组成，之前写的代码都是很小的，模块也很少，一般就一两个，没感觉出别扭。但是模块多了就发现，模块之间的关系就比较复杂，例化一个module时，要反复查看模块的接口，这要反复打开关闭对应的文件，比较麻烦。阅读全文

posted @ 2017-09-27 10:55 yf869778412 阅读(1067) 评论(0) 推荐(0) 编辑

Verilog 1995 VS Verilog 2001

摘要： Verilog 1995 VS Verilog 2001 Verilog 1995 VS Verilog 2001 Verilog-1995 VS Verilog-2001 2001年3月IEEE正式批准了Verilog‐2001标准（IEEE1364‐2001），与Verilog‐1995相比主要阅读全文

posted @ 2017-09-27 10:31 yf869778412 阅读(354) 评论(0) 推荐(0) 编辑

环境搭建基础知识2(sublime text3中配置verilog语法高亮)

摘要：需求说明：Verilog设计内容：verilog开发环境搭建来自：时间的诗 1 软件下载 1.1 官方下载地址http://www.sublimetext.com/3官网下载软件会显示未注册，不过不影响使用。如果有其他要求可以参考下面的方法 1.2 网友破解版来自：http://www. 阅读全文

posted @ 2017-09-27 10:24 yf869778412 阅读(4276) 评论(0) 推荐(0) 编辑

2017年9月26日

Sublime Text 2/3如何支持中文GBK编码（亲测实现）

摘要： Sublime Text 2/3如何支持中文GBK编码听语音 | 浏览：17594 | 更新：2014-03-17 10:52 Sublime Text 2/3如何支持中文GBK编码听语音 | 浏览：17594 | 更新：2014-03-17 10:52 1 2 3 4 5 分步阅读 1 2 3 阅读全文

posted @ 2017-09-26 16:19 yf869778412 阅读(378) 评论(0) 推荐(0) 编辑

公告