上一页 1 ··· 14 15 16 17 18 19 20 21 22 ··· 48 下一页
摘要: 上一篇博文介绍了GTX的发送端,这一篇将介绍GTX的RX接收端,GTX RX接收端的结构和TX发送端类似,数据流方向相反,不过和发送端也有一些区别,GTX的RX接收端结构图如图1所示: 图1 下面将根据数据流方向介绍一下RX接收端各个电路部分的功能。 RX Equalizer (DFE and LP 阅读全文
posted @ 2017-12-10 14:35 yf869778412 阅读(1743) 评论(0) 推荐(0) 编辑
摘要: 每一个收发器拥有一个独立的发送端,发送端有PMA(Physical Media Attachment,物理媒介适配层)和PCS(PhysicalCoding Sublayer,物理编码子层)组成,其中PMA子层包含高速串并转换(Serdes)、预/后加重、接收均衡、时钟发生器及时钟恢复等电路。PCS 阅读全文
posted @ 2017-12-10 14:34 yf869778412 阅读(1482) 评论(0) 推荐(0) 编辑
摘要: 一般是在内存条上的。1、SPD是SERIAL PRESENCE DETECT的缩写,中文意思是模组存在的串行检测。也即是通过上面讲的IIC串行接口的EEPROM对内存插槽中的模组存在的信息检查。这样的话,模组有关的信息都必须纪录在EEPROM中.习惯的,我们把这颗EEPROM IC就称为SPD了。为 阅读全文
posted @ 2017-12-07 17:19 yf869778412 阅读(926) 评论(0) 推荐(0) 编辑
摘要: http://www.doczj.com/doc/35cb19633169a4517723a3d9-9.html 阅读全文
posted @ 2017-12-07 13:56 yf869778412 阅读(383) 评论(0) 推荐(0) 编辑
摘要: https://wenku.baidu.com/view/9a16c41fa300a6c30c229f87.html 阅读全文
posted @ 2017-12-07 13:55 yf869778412 阅读(305) 评论(0) 推荐(0) 编辑
摘要: 1 PCIE基本概念 1.1 PCIE拓扑架构图 1.2 PCIE Switch内部结构图 1.3 PCIE协议结构图 2 PCIE枚举原理 2.1 Type0&Type1配置头空间 2.2 拓扑示例 连接Device0的端口设为Port0,连接Device1的端口设为Port1 (Port可以看作 阅读全文
posted @ 2017-12-07 13:50 yf869778412 阅读(5311) 评论(0) 推荐(0) 编辑
摘要: PCIE是POINT TO POINT的,不像PCI,是SHARED-BUS,总线上的数据,是被所有EP DEV看到的。 这一点与USB2.0比较类似,是广播方式的(BROADCASTING) USB3.0也修改了广播方式,变成了ROUTING方式 OS(ORDERED SET) 与DLLP是在一个 阅读全文
posted @ 2017-12-07 13:43 yf869778412 阅读(1162) 评论(0) 推荐(0) 编辑
摘要: 可以新建一个测试工程,通过IP catalog直接生产IP核,在IP核上右键选择 Open IP Example Design 之后选择生成路径。 启动Run Simulation。 阅读全文
posted @ 2017-12-07 11:19 yf869778412 阅读(2246) 评论(0) 推荐(0) 编辑
摘要: 目录 [隐藏] 1 PMON使用介绍 1.1 进入PMON控制界面 1.2 Pmon的图形界面 1.3 Pmon的基本命令 1.3.1 Boot and Load 启动与加载内核 1.3.2 MyCmds 1.3.3 MISC 1.3.4 Shell 1.3.5 Network 1.3.6 Memo 阅读全文
posted @ 2017-12-07 10:46 yf869778412 阅读(4051) 评论(0) 推荐(0) 编辑
摘要: http://blog.sina.com.cn/mutongpc QQ群:141826908 阅读全文
posted @ 2017-12-07 10:39 yf869778412 阅读(138) 评论(0) 推荐(0) 编辑
上一页 1 ··· 14 15 16 17 18 19 20 21 22 ··· 48 下一页