摘要：
参考文章：http://www.2cto.com/os/201607/523581.html http://blog.csdn.net/michaelcao1980/article/details/42778405 随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单 阅读全文
摘要：
遇到的问题 PCIE link不稳定 配置空间读写正常，Memory mapping空间读写异常 缘由 之前对PCIE的认识一直停留在概念的阶段，只知道是一个高速通讯协议，主要用于板内、板间的高速BUS。正好公司最近在调试一个PowerPC平台的PCIE BUS的BSP。需要一些PCIE的硬件、软件 阅读全文
摘要：
开发板：Xilinx K7 KC705 软件：ISE14.7 1.由于应用需求，我们要将开发板作为主机端，通过PCIe接口转接板外接一个NVMe PCIe SSD。并由FPGA控制SSD的数据读写。 因此我们例化生成了一个作为主机端的 PCIe IP核。 类型选择为Root Complex 这里我们 阅读全文
摘要：
采用Xilinx Virtex-5 XC5VSX50T-FF1136 FPGA或者Xilinx Virtex-5 XC5VSX95T-FF1136的板子。采用ISE13.2环境。步骤：一、建立一个ISE工程： BMDforPCIE工程的建立方法:bmd_sx50t文件夹包含BMD Desin for 阅读全文
摘要：
我们知道，在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。 LTSSM状态机涵盖了11个状态，包括D 阅读全文