摘要：
C# 遍历枚举 C#中，如何获取(遍历)枚举中所有的值： public enum Suits { Spades, Hearts, Clubs, Diamonds, NumSuits } private static void Main(string[] args) { foreach (Suits 阅读全文
摘要：
基于PCIe的高速接口设计 由 judyzhong 于 星期四, 03/03/2016 - 13:49 发表 作者：李晓宁，姚远程，秦明伟 2016年微型机与应用第1期 摘要：PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备。该设计由X 阅读全文
摘要：
xapp1052是xilinx官方给出的一个有关DMA数据传输的样例，用于PC端和FPGA端之间的DMA数据传输。首先需要说的是，xapp1052并不是一个完整的DMA数据传输的终端硬件设计，这在下面会有详细解释。 首先说一下xapp1052模块的组成结构：顶层模块是xilinx_pci_exp_e 阅读全文
摘要：
把Xilinx的IPCORE解密成源代码的方法 1.加密的文件格式以can_v1_5/can_tl_bsp.vhd为例子a)前8个字节XlxV38EB是加密的版本号，没研究过其他加密版本，不知道有什么不同后面的fa00不知道做什么用b)第二行前8字节是这段密文长度，表示过3230H字节后是下一个加密 阅读全文
摘要：
PCIE应用程序编程，首先就要理清PCIE BAR空间到底说的是什么。在PCIE配置空间里，0x10开始后面有6个32位的BAR寄存器，BAR寄存器中存储的数据是表示PCIE设备在PCIE地址空间中的基地址，注意这里不是表示PCIE设备内存在CPU内存中的映射地址，关于这两者的关系以及两者如何转换后 阅读全文
摘要：
开发板：Xilinx K7 KC705 软件：ISE14.7 1.由于应用需求，我们要将开发板作为主机端，通过PCIe接口转接板外接一个NVMe PCIe SSD。并由FPGA控制SSD的数据读写。 因此我们例化生成了一个作为主机端的 PCIe IP核。 类型选择为Root Complex 这里我们 阅读全文
摘要：
dma_test是针对dma硬件设计的仿真测试文件，文件包括DMA写数据测试，DMA读数据测试以及DMA读写数据测试。这个测试文件其实就是模拟pc的应用程序对fpga设备进行DMA读写。 DMA写测试指的是fpga设备往pc端进行DMA方式的写数据，而不是pc端往fpga设备中进行读写，这点要弄清。 阅读全文
摘要：
作者： East FPGA那点事儿 上一章讲述了PCIe总线如何提高DMA的效率。 本章以服务器常用的4通道1000M以太网卡为例讲述如何实现多个虚拟DMA通道。 1.多通道DMA发 4通道以太网卡的数据相互独立，需要4个虚拟DMA发通道实现4路数据独立传输。4个虚拟DMA发通道如下： 多通道DMA 阅读全文
摘要：
作者：East FPGA那点事儿 上一章讲述了PCIe总线DMA的原理和XAPP1052存在的问题。 本章以服务器常用的4通道1000M以太网卡为例讲述如何提高DMA的效率。 1.内存重分配Windows操作系统会划分一部分硬盘空间作为虚拟内存，将长时间不用得应用程序或内存交换到硬盘中，而释放出一部 阅读全文
摘要：
一、 RAM 分类XILINX 的 RAM 可分为三种，分别是：单口 RAM，简化双口 RAM 和真双口 RAM。如下 图所示： 图1 单口 RAM 图2 简化双口 RAM A 口写入数据，B 口读数据 图3 真双口 RAM A,B 任意一个口都可以读写数据，可从 A 写入，B 读数据 二、选择数据 阅读全文
摘要：
由 judyzhong 于 星期五, 09/08/2017 - 14:58 发表 概述 Vivado在设计时可以感觉到一种趋势，它鼓励用IP核的方式进行设计。“IP Integrator”提供了原理图设计的方式，只需要在其中调用设计好的IP核连线。IP核一部分来自于Xilinx官方IP；一部分来自于 阅读全文
摘要：
很多数字传感器、数字控制的芯片（DDS、串行ADC、串行DAC）都是通过IIC总线来和控制器通信的。不过IIC协议仍然是一种慢速的通信方式，标准IIC速率为100kbit/s，快速模式速率为400kbit/s。本文致力于讲述如何用计数器控制和分频时钟控制两种方式完成IIC的读写操作。 IIC协议 I 阅读全文