摘要：
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换 UltraScale系列芯片包含PCIe的Gen3 Integrated Block IP核在内的多种不同功能的IP核都会有一页设置为PCIe：BARs，设置IP核的Base address register 阅读全文
摘要：
AXI4 STREAM DATA FIFO是输入输出接口均为AXIS接口的数据缓存器，和其他fifo一样是先进先出形式。可以在跨时钟域的应用中用于数据缓冲，避免亚稳态出现。支持数据的分割和数据拼接。在使用该IP核之前，我们应该熟悉该IP核的各种参数设定的含义。 上图则是该IP核的参数设定界面（开发环 阅读全文
摘要：
目的： 自定义一个IP核，通过AXI总线与ARM系统连接 环境： Win7 32bit Vivado2014.4.1 Xilinx sdk2014.4 开发板： Zc702 第一步： 新建一个自定义的HDL模块，本实验新建一个16位加法器，保存为test.v,代码如下 module test( in 阅读全文
摘要：
第七步 进入SDK开发环境 编译完成后弹出如下对话框，选择SDK的工作目录。在MicroblazeTutor中创建一个Workspace文件夹，并选择该文件夹为SDK的工作目录。 进入SDK主界面。 第八步 使用SDK向导创建Hello World工程 依次点选File – New –Xilinx 阅读全文
摘要：
ISE创建Microblaze软核（二） (2012-07-13 15:09:08) 转载▼ ISE创建Microblaze软核（二） 转载▼ 标签： 杂谈 分类： FPGA开发 杂谈 第四步 进入Platform Studio操作界面 通过向导创建软核后，进入到PlatformStudio——内核 阅读全文
摘要：
在使用FPGA时，有时会用到它做为主控芯片。对于习惯于单片机及C语言开发的人，使用FPGA做主控芯片，首先还是想到它的嵌入式软核功能。如果能够基于Microblze软核进行C语言程序的开发，相对于使用生疏的Verilog语言进行项目的开发，将会起到事半功倍的效果。 下面就如何使用ISE创建Micro 阅读全文
摘要：
基于FPGA的DDR3多端口读写存储管理系统设计 文章出处：电子技术设计 发布时间： 2015/03/12 | 1747 次阅读 基于FPGA的DDR3多端口读写存储管理系统设计 文章出处：电子技术设计 发布时间： 2015/03/12 | 1747 次阅读 每天新产品 时刻新体验专业薄膜开关打样工 阅读全文
摘要：
[求助] 关于DDR3的读写操作，看看我的流程对吗？ 最近简单调了一下KC705开发板上面的DDR3，型号是MT8JTF12864HZ-1G6；有时候加载程序后，发现读出数据不是写进去的，在这将我的操作思路说下，有弄过的说说哪块有问题：1.ip核的sys_clk_i给400M时钟，clk_ref_i 阅读全文
摘要：
DDR3内存详解，存储器结构+时序+初始化过程 DDR3内存详解，存储器结构+时序+初始化过程 标签： DDR3存储器博客 2017-06-17 16:10 1943人阅读 评论(1) 收藏 举报 标签： DDR3存储器博客 2017-06-17 16:10 1943人阅读 评论(1) 收藏 举报 阅读全文
摘要：
【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据 原创 2016年01月14日 11:35:02 标签： VDMA / zynq / zedbaord / AXI 10384 原创 2016年01月14日 11:35:02 标签： VDMA / zynq / zedbaord 阅读全文
摘要：
基于AXI VDMA的图像采集系统 转载 2017年04月18日 17:26:43 标签： framebuffer / AXIS / AXI VDMA 2494 转载 2017年04月18日 17:26:43 标签： framebuffer / AXIS / AXI VDMA 2494 本课程将对X 阅读全文
摘要：
这几天在调试图像采集和图像压缩的程序，遇到一些问题，暂时记录一下！ 1、图像采集的基本流程是：FPGA通过CameraLink得到相机输出的RAW data，在DDR3在做个缓存，最后通过UDP协议从千兆网口输出至上位机。整个处理流程没有对数据做算法方面的处理，程序结构上比较简单。程序调试过程中遇到 阅读全文
摘要：
DDR3调试总结 本文为原创，转载请注明作者与出处 http://blog.csdn.net/hanfei_1/article/details/70546010 以前同是DDR3的无知少年，由于项目需求、工作需要，有幸深入研究DDR3，中间也确实历经各种盲目阶段，查询资料、建立工程、调试错误等等，如 阅读全文
摘要：
内存系列二：深入理解硬件原理 老狼 8 个月前 内存系列二：深入理解硬件原理 老狼 8 个月前 8 个月前 本篇文章承接上文继续介绍DDR内存的硬件原理，包括如何寻址，时序和时延以及可以为提高内存的效能可以有哪些方法。 上次虽然解决了小张的问题，却引发了他对内存原理的兴趣。这不他又来找我了，说我还欠 阅读全文
摘要：
原文Xilinx官方文档《ug898-vivado-embedded-design》第三章 一、MicroBlaze处理器设计介绍（略） 二、创建带有MicroBlaze处理器的IP设计 使用Vivado进行MicroBlaze设计和使用ISE有很大的不同。（译者加：所以你要仔细看下面的说明） Vi 阅读全文
摘要：
本文参考 Xilinx SDK软件内置的教程，打开方法：打开SDK->Help->Cheet Sheets...->Xilinx SDK Tutorials，这里有6篇文档。本文详细介绍其中的4篇（与Application相关） 如何创建一个新的软件应用 1.打开SDK，切换到c/c++界面下。（有 阅读全文
摘要：
Vivado_MicroBlaze_问题及解决方法_汇总（不定时更新） Vivado_MicroBlaze_问题及解决方法_汇总（不定时更新） 标签： Vivado 2015-07-03 14:35 4453人阅读 评论(0) 收藏 举报 标签： Vivado 2015-07-03 14:35 44 阅读全文
摘要：
1 编译库 用命令行 用vivado工具 vivado 有很多 IP核的接口 已经与 ISE的核 不太一样了，比如fir ，接口就是这样的： fir_lp fir_lp_ip( .aclk (sys_clk ), .aresetn (!module_rst ), .s_axis_data_tvali 阅读全文
摘要：
最近在做Zynq的项目，曾经尝试使用ISE+PlanAhead+XPS+SDK组合和Vivado+SDK来搭建工程，使用中发现前者及其不方便后者有诸多不稳定。近期得闻Xilinx退出Vivado2013.4，就迫不及待的想试用一把，看之前的bug是否有修复，稳定性有没有变好，就从和ModelSim的 阅读全文
摘要：
vivado软件中也自带仿真工具，但用了几天之后感觉仿真速度有点慢，至少比modelsim慢挺多的。而modelsim是我比较熟悉的一款仿真软件，固然选它作为设计功能的验证。为了将vivado和modelsim关联，需要进行一些设置，下面一一介绍。 一、在vivado中设置modelsim（即第三方 阅读全文