摘要：
登录深圳图书馆www.szlib.org.cn 参考：https://jingyan.baidu.com/article/f7ff0bfc33dd0f2e26bb13a4.html 阅读全文
摘要：
一、时序设计 方法1.通过状态机来实现，通过verilog控制FPGA，让它该快的时候快，该慢的时候慢。 方法2.FPGA中运行CPU 把逻辑控制顺序复杂的事情用C代码来实现，而实时处理部分用verilog实现，并且verilog这部分可以被C代码控制。Xilinx的FPGA目前支持的CPU有Mic 阅读全文