05 2017 档案
摘要：1. do文件记录了仿真的过程和加载的各种库. do文件的保存过程： file——>save format——>D:/modeltech_6.5b/examples/run_wave.do 可以更改do文件名称和存放目录，一般保存在仿真目录中。 2.在仿真路径中找到文件vsim.wlf打开，再命令窗
阅读全文
摘要：背景： 环境是 win7, 64 bit 装了 visio 2013 ， 可以却不能用它来画图，在网上找了一些破解工具，大都不能解决问题。网上不靠谱的广告型文章太多了，比较头痛。 所幸，终于找到正确的破解工具 KMSpico_setup.exe 下载地址： http://pan.baidu.com/
阅读全文
摘要：确定能连接上其它的设备比如手机。如果是密码没错，路由器也正常，但是你还是连接不上，那就跟我之前遇到一样了。你先让你的kpw连接一次，不要动，再检查下你路由器连接的客户端列表（我的是在DHCP服务器一栏），是不是多出了一个设备。如果有说明你的KPW已经连接上，只是机子本身没有验证通过。你就试试以下办法
阅读全文
摘要：工欲善其事，必先利其器【Basic Tools】中，我已经讲解了怎样安装TortoiseSVN。在上面的讲解中已经讲了怎么使用VisualSVN Server了，今天我要讲的是，TortoiseSVN的简单使用方法。 工欲善其事，必先利其器【Basic Tools】中，我已经讲解了怎样安装Torto
阅读全文
摘要：1.为什么要用VisualSVN Server，而不用Subversion？ 回答： 因为如果直接使用Subversion，那么在Windows 系统上，要想让它随系统启动，就要封装SVN Server为windws service，还要通过修改配置文件来控制用户权限，另外如果要想以Web方式【ht
阅读全文
摘要：//open the file Initial Begin step_file = $fopen("F:/Company/Src/txt/step.v","r"); file_ekxdn =$fopen("F:/Company/Src/txt/ekxdn.v","w"); end always #5
阅读全文
摘要：可以将所有要编译的所有文件的名字做一个list。新建一个文本文档，重命名为vflistvflist内容例子如下(src为文件夹)：src/base_addr_chk.vsrc/config_mux.vsrc/glue.vsrc/pargen.vsrc/pci_top.vsrc/retry_count
阅读全文
摘要：ERROR:EDK:3593 - Unable to locate the precompiled library microblaze_v8_50_c. The file D:\Xilinx\14.7\ISE_DS\EDK\hw\XilinxProcessorIPLib\pcores\microb
阅读全文
摘要：所谓综合，就是将HDL语言、原理图等设计输入翻译成由与、或、非门和RAM、触发器等基本逻辑单元的逻辑连接（网表），并根据目标和要求（约束条件）优化所生成的逻辑连接，生成EDF文件。完成了输入、仿真以及管脚分配后就可以进行综合和实现了。在过程管理区双击Synthesize-XST。如图所示综合可能有3
阅读全文
摘要：这个是很多兄弟姐妹非常想知道的事情。我今天就简单和大家详细说一说。其实很简单，只是大家可能没有注意而已。把图上的-detail选定即可。 转载自：http://bbs.21ic.com/blog-731039-96613.html
阅读全文
摘要：1.构建外设可以直接在添加IP到工程，可以重新配置修改IP。 2.添加完所有的外设IP后，运行Generate BitStream。如下图1所示。 图1 3.更改SDK 的workspace如图2 ， 图2
阅读全文
摘要：在高性能雷达信号处理机研制中，高速串行总线正逐步取代并行总线。业界广泛使用的Xilinx公司Virtex-6系列FPGA支持多种高速串行通信协议，本文针对其中较为常用的Aurora 8B/10B和PCI Express 2.0，Serial RapidIO 2.0三种协议进行了测试及对比分析。首先搭
阅读全文
摘要：我们使用的智能手机除了有一个可用的空间（如苹果8G、16G等），还有一个RAM容量，很多人都不是很清楚，为什么需要二个这样的芯片做存储呢，这就是我们下面要讲到的。这二种存储设备我们都统称为“FLASH”，FLASH是一种存储芯片，全名叫Flash EEPROM Memory，通地过程序可以修改数据，
阅读全文
摘要：我们在做FPGA设计时，有时会用到时钟频率奇数分频的频率，例如笔者FPGA的晶振为50M，当我们需要10M的时钟时，一种方式可以使用DCM或PLL获取，系统会内部分频到10M，但其实VERILOG内部也完全能实现，所以我们还是来了解一下。 有这样一个欢乐的时钟了，我们要得到以下的分频效果： 奇数分频
阅读全文
摘要：这一节来学习一下以太网的物理层，IEEE802.3标准就给出了以太网的物理层结构，如下图所示红色框内所标注的。 我们可以看到物理大致可以分为： GMII介质无关接口、 PCS物理编码子层，PMA物理介质连接层，PMD物理介质相关层、MDI接口 、MEDIUM物理介质。 我们从下往上看，首先看物理介质
阅读全文
摘要：先加点自己的总结：真双口RAM可以在任意时间访问任意地址，两个端口的地址是一样的，即共享内存和地址。这就会带来一个问题：同时读写一个地址会发生冲突。基于这个点矛盾就要设置限制条件，这个在Xilinx IP core中会设置，在RTL中也可以通过控制相应的使能端，进而控制不同时读写一个地址，详情参见，
阅读全文
摘要：眼图——概念与测量（摘记） 中文名称： 眼图 英文名称： eye diagram;eye pattern 定义： 示波器屏幕上所显示的数字通信符号,由许多波形部分重叠形成，其形状类似“眼”的图形。“眼”大表示系统传输特性好；“眼”小表示系统中存在符号间干扰。 一．概述 “在实际数字互连系统中，完全消
阅读全文
