摘要：
AbstractFSM在數位電路中非常重要，藉由FSM，可以讓數位電路也能循序地執行起演算法。本文將詳細討論各種FSM coding style的優缺點，並歸納出推薦的coding style。 Introduction使用環境：Debussy 5.4 v9 + ModelSim SE 6.3e + 阅读全文
摘要：
首先，我们应该对FPGA内部的工作方式有 一些认识。FPGA的内部结构其实就好比一块PCB板，FPGA的逻辑阵列就好比PCB板上的一些分立元 器件。PCB通过导线将具有相关电气特性的信号相连接，FPGA也需要通过内部连 线将相关的逻辑节点导通。PCB板上的信号通过任何一个元器件都会产生一定的延时，F 阅读全文
摘要：
内容 与可综合Verilog代码所不同的是，testbench Verilog是在计算机主机上的仿真器中执行的。testbench Verilog的许多构造与C语言相似，我们可在代码中包括复杂的语言结构和顺序语句的算法。 1 always块和initial块 Verilog有两种进程语句：alway 阅读全文
摘要：
1. Error: (vlog-7) Failed to open design unit file "D:/Xilinx/verilog/src/glbl.v" in read mode求解决 阅读全文
摘要：
1. 建一个总文件夹，如cnt2. 为源代码，测试台文件，仿真各建一文件夹。如src,tb,sim3. 编写源代码，testbench。如cnt.v,tb_cnt.v文件，同时文件名里的模块名与文件名相同，如module cnt( ), module tb_cnt( )。4. 再sim文件夹里加入t 阅读全文
摘要：
[page_break] 本文适合初学者,源代码:mux4_to_1.v 工作内容: 1、设计一个多路选择器，利用ModelSimSE做功能仿真； 2、利用Synplify Pro进行综合，生成xxx.vqm文件； 3、利用Quartus II导入xxx.vqm进行自动布局布线，并生成xxx.vo( 阅读全文