发表于 2017/5/10 19:10:59 阅读（881） 评论（0）
使用vivado和modelsim联合调试仿真时，在破解完modelsim后，不必修改modelsim.ini文件，在vivado中进行如下设置，即可调用modelsim进行仿真
在图片中，设置工程仿真为modelsim仿真，设置仿真工程的顶层文件， 指定前面编译的vivado仿真库，点击OK后，会自动调用modelsim仿真。
转载：http://blog.chinaaet.com/GreatCause/p/5100051595
【推荐】国内首个AI IDE，深度理解中文开发场景，立即下载体验Trae
【推荐】编程新体验，更懂你的AI，立即体验豆包MarsCode编程助手
【推荐】抖音旗下AI助手豆包，你的智能百科全书，全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell：AI 加持，快人一步
· 10年+ .NET Coder 心语，封装的思维：从隐藏、稳定开始理解其本质意义
· .NET Core 中如何实现缓存的预热？
· 从 HTTP 原因短语缺失研究 HTTP/2 和 HTTP/3 的设计差异
· AI与.NET技术实操系列：向量存储与相似性搜索在 .NET 中的实现
· 基于Microsoft.Extensions.AI核心库实现RAG应用
· 10年+ .NET Coder 心语 ── 封装的思维：从隐藏、稳定开始理解其本质意义
· 地球OL攻略 —— 某应届生求职总结
· 提示词工程——AI应用必不可少的技术
· Open-Sora 2.0 重磅开源！
· 字符编码：从基础到乱码解决
2018-04-17 搭建Modelsim SE仿真环境-使用do文件仿真
2017-04-17 Lattice系列FPGA入门相关0(Lattice与Altera、Xilinx对比及入门)
2017-04-17 以太网基础知识0（UDP和TCP有什么区别）
2017-04-17 视频图像处理基础知识0（双线性插值算法进行图像缩放）
2017-04-17 Verilog基础知识0（`define、parameter、localparam三者的区别及举例）
2017-04-17 verilog中的default应该赋什么样的值
2017-04-17 对Verilog 初学者比较有用的整理(转自它处)