会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
yf869778412
博客园
首页
新随笔
联系
管理
订阅
随笔- 480 文章- 0 评论- 17 阅读-
108万
随笔分类 -
百度文库
百度文库
摘要:1 复制需要下载的文库链接,例如:https://wenku.baidu.com/view/d4ae3cb22af90242a995e545.html?from=search,需要1个下载券,需要注意复制的内如必须含有html的格式,有些文库地址https://wenku.baidu.com/vie
阅读全文
posted @
2018-04-02 13:45
yf869778412
阅读(921)
评论(0)
推荐(0)
编辑
公告
昵称:
yf869778412
园龄:
10年3个月
粉丝:
249
关注:
114
+加关注
<
2025年3月
>
日
一
二
三
四
五
六
23
24
25
26
27
28
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
1
2
3
4
5
搜索
常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签
更多链接
随笔分类
Altera 约束(5)
Aurora(1)
C(12)
Cadence OrCAD(3)
CAN(1)
DDR3(13)
DSP_builder(1)
FIFO(4)
FIR滤波器(2)
gcc(1)
Git(4)
gw(1)
I2S(4)
ISE(2)
kindle paperwhite3(1)
Lattice(5)
mind(2)
Modelsim(19)
modelsim错误集(1)
OpenCL(2)
PC(3)
PCIE(43)
Quartus II(5)
RAM(1)
Rocket IO(11)
rs(6)
SATA(2)
SMBus(9)
SOPC(2)
Source Insight(2)
SRIO(11)
Sublime text 2(17)
SVN(10)
sy(2)
synplify pro(1)
UE(4)
USB 3.0(1)
Verilog笔记(5)
Verilog语法(25)
Vim(11)
VISO(1)
Vivado(44)
VMware(1)
VS2010(1)
win10(2)
X86(12)
Xilinx(3)
Xilinx CPLD(6)
Xilinx MicroBlaze(14)
Xilinx 技巧(8)
Xilinx资源优化(1)
ZYNQ(7)
百度文库(1)
比较工具beyond compare(1)
步进电机(1)
电脑小故障(3)
工程常识(1)
工具(1)
好玩(1)
矩阵运算(1)
龙芯(2)
区块链(1)
深度学习(10)
搜索(1)
图书(2)
图像处理(7)
网络(11)
知网下载(1)
更多
随笔档案
2019年11月(1)
2019年5月(5)
2019年4月(4)
2019年1月(2)
2018年9月(3)
2018年8月(3)
2018年7月(1)
2018年5月(3)
2018年4月(34)
2018年3月(40)
2018年2月(8)
2018年1月(37)
2017年12月(79)
2017年11月(54)
2017年10月(41)
2017年9月(21)
2017年8月(13)
2017年7月(19)
2017年6月(27)
2017年5月(20)
2017年4月(24)
2017年3月(9)
2017年2月(4)
2016年12月(14)
2016年11月(10)
2014年12月(1)
更多
阅读排行榜
1. 模拟和数字低通滤波器的MATLAB实现(18840)
2. testbench常用语句 很详细相当实用(16923)
3. SMBus总线概述(16640)
4. 几个串口协议学习整理(16405)
5. Xilinx SDK使用教程(16119)
评论排行榜
1. SATA主机协议的FPGA实现之物理层设计(2)
2. PCIE 调试过程记录(2)
3. 对Verilog 初学者比较有用的整理(转自它处)(2)
4. Zynq开发之HLS(1)
5. 基于Zynq平台的EtherCAT主站方案实现(1)
推荐排行榜
1. PCIE 调试过程记录(4)
2. 关于quartus ii软件中注释乱码问题的解决方法(3)
3. 理想(2)
4. PCIe简介及引脚定义(2)
5. Vivado使用技巧:封装自己设计的IP核(2)
最新评论
1. Re:PCIe简介及引脚定义
很好! HSOP(High-Speed Output P)通常是高速输出信号引脚,用于发送数据等信号往外输出。HSIp(High-Speed Input P)通常是高速输入信号引脚,用于接收外部输入的...
--main3
2. Re:对Verilog 初学者比较有用的整理(转自它处)
这种整理看上去就让人心累,格式稍微整理一下吧。
--Cines_bk
3. Re:sublimetext中文论坛
您好 用sublimetext打开文件夹时 不小心把文件夹里的XLS文件打开了 关闭时又不小心点了一下保存。 原来,这个XLS文件里,是一个中文表格 现在,就变成了一堆数字和英文的文本。 请问大神,知...
--峰芸渡~18026268607
4. Re:高速串行接口数据流向
刚好我这边又这方面相关的项目,希望我们机会能一起合作,我的qq号是:29600456。
--老码也有春天
5. Re:云中的机器学习:FPGA 上的深度神经网络
看不了图
--凡、尘
点击右上角即可分享