随笔分类 - PCIE
摘要：http://cecaraw.pku.edu.cn/research/calendar/epee/#publications https://sourceforge.net/projects/epeev2/files/
阅读全文
摘要：1 Overview Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，B
阅读全文
摘要：外带一个月前啃的一个星期，加本星期心无旁骛，啃出些心得，广惠后人。但愿有用。 trn信号是数据链路层的信号 TLP包是数据链路层传给transaction层的包 解包需要一个transaction的协议，所有req信号都是属于transaction层的信号，都是从包内数据解得的 数据链路层中trn_
阅读全文
摘要：连载目录篇：http://blog.chinaaet.com/justlxy/p/5100053251 前面的一系列文章简要地介绍了PCIe总线的结构、事务层、数据链路层和物理层。下面我们用一个简单地的例子来回顾并总结一下。 如下图所示，Requester的应用层（软件层）首先向其事务层发送如下信息
阅读全文
摘要：https://wenku.baidu.com/view/63f321fd4b35eefdc8d333ff.html
阅读全文
摘要：1.前言 MIZ7035官方提供了两种pcie的demo，一个就是普通的PIO测试，一个是BMD测试。我只是试验了PIO功能，可以对板卡直接进行IO寄存器读写。而另外一个BMD功能使用了DMA来加速数据读写速度。 我也是第一次接触PCIe，BMD确实也可以完成应用的需求，搞起来应该没有问题。准备用这
阅读全文
摘要：参考文章：http://www.2cto.com/os/201607/523581.html http://blog.csdn.net/michaelcao1980/article/details/42778405 随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单
阅读全文
摘要：遇到的问题 PCIE link不稳定 配置空间读写正常，Memory mapping空间读写异常 缘由 之前对PCIE的认识一直停留在概念的阶段，只知道是一个高速通讯协议，主要用于板内、板间的高速BUS。正好公司最近在调试一个PowerPC平台的PCIE BUS的BSP。需要一些PCIE的硬件、软件
阅读全文
摘要：开发板：Xilinx K7 KC705 软件：ISE14.7 1.由于应用需求，我们要将开发板作为主机端，通过PCIe接口转接板外接一个NVMe PCIe SSD。并由FPGA控制SSD的数据读写。 因此我们例化生成了一个作为主机端的 PCIe IP核。 类型选择为Root Complex 这里我们
阅读全文
摘要：采用Xilinx Virtex-5 XC5VSX50T-FF1136 FPGA或者Xilinx Virtex-5 XC5VSX95T-FF1136的板子。采用ISE13.2环境。步骤：一、建立一个ISE工程： BMDforPCIE工程的建立方法:bmd_sx50t文件夹包含BMD Desin for
阅读全文
摘要：我们知道，在PCIe链路可以正常工作之前，需要对PCIe链路进行链路训练，在这个过程中，就会用LTSSM状态机。LTSSM全称是Link Training and Status State Machine。这个状态机在哪里呢？它就在PCIe总线的物理层之中。 LTSSM状态机涵盖了11个状态，包括D
阅读全文
摘要：采用xilinx公司的ml555开发板，软件开发环境是ISE13.2 步骤：一，建立一个ISE工程：BMDforPCIE工程的建立方法:bmd_sx50t文件夹包含BMD Desin for the Endpoint PCIE的全部源文件，但还未构成一个工程。其中bmd_design文件夹里的源代码
阅读全文
摘要：写在前面 近两年来和几个单位接触下来，发现PCIe还是一个比较常用的，有些难度的案例，主要是涉及面比较广，需要了解逻辑设计、高速总线、Linux和Windows的驱动设计等相关知识。 这篇文章主要针对Xilinx家V6和K7两个系列的PFGA，在Linux和Windows两种系统平台下，基于Xili
阅读全文
摘要：墨尘 百家号01-2422:14 墨尘 百家号01-2422:14 墨尘 百家号01-2422:14 在PCIE中有两种数据传输方式： DMA(Direct Memory Access)，直接内存访问，在该模式下，数据传送不是由CPU负责处理，而是由一个特殊的处理器DMA控制器来完成，因此占用极少的
阅读全文
摘要：DMA&PIO DMA的英文拼写是“Direct Memory Access”，汉语的意思就是直接内存访问，是一种不经过CPU而直接从内存存取数据的数据交换模式。在DMA模式下，CPU只须向DMA控制器下达指令，让DMA控制器来处理数据的传送，数据传送完毕再把信息反馈给CPU，这样就很大程度上减轻了
阅读全文
摘要：基于PCIe的高速接口设计 由 judyzhong 于 星期四, 03/03/2016 - 13:49 发表 作者：李晓宁，姚远程，秦明伟 2016年微型机与应用第1期 摘要：PCIe总线是第三代I/O总线的代表，提供高性能、高速、点到点的串行连接，支持单双工传输，通过差分链路来互连设备。该设计由X
阅读全文
摘要：xapp1052是xilinx官方给出的一个有关DMA数据传输的样例，用于PC端和FPGA端之间的DMA数据传输。首先需要说的是，xapp1052并不是一个完整的DMA数据传输的终端硬件设计，这在下面会有详细解释。 首先说一下xapp1052模块的组成结构：顶层模块是xilinx_pci_exp_e
阅读全文
摘要：PCIE应用程序编程，首先就要理清PCIE BAR空间到底说的是什么。在PCIE配置空间里，0x10开始后面有6个32位的BAR寄存器，BAR寄存器中存储的数据是表示PCIE设备在PCIE地址空间中的基地址，注意这里不是表示PCIE设备内存在CPU内存中的映射地址，关于这两者的关系以及两者如何转换后
阅读全文
摘要：开发板：Xilinx K7 KC705 软件：ISE14.7 1.由于应用需求，我们要将开发板作为主机端，通过PCIe接口转接板外接一个NVMe PCIe SSD。并由FPGA控制SSD的数据读写。 因此我们例化生成了一个作为主机端的 PCIe IP核。 类型选择为Root Complex 这里我们
阅读全文
摘要：dma_test是针对dma硬件设计的仿真测试文件，文件包括DMA写数据测试，DMA读数据测试以及DMA读写数据测试。这个测试文件其实就是模拟pc的应用程序对fpga设备进行DMA读写。 DMA写测试指的是fpga设备往pc端进行DMA方式的写数据，而不是pc端往fpga设备中进行读写，这点要弄清。
阅读全文
