摘要： Verilog 是一门建模语言，而不是一门编程语言。同众多的编程语言相比，他最大的特点是并行性。即Verilog 不但能描述串行操作，也能描述并行操作。如果理解了Verilog 的并行设计原则，则设计的系统不但层次分明，且易于理解和维护。如对于编程入门的流水灯，假设满足以下功能：三个LED灯，在三个时钟周期内分别输出高电平，如下图波形：在三个时钟周期内LED0，LED1，LED2轮流输出高电平。如果用C语言编程,可能会这样：While（1） { LED=001;delay(1); LED=010;delay(1); LED=100;delay(1);}可以看出，思考的过程是： 1：亮第一个灯， 阅读全文

摘要： 在用Verilog 语言进行RTL建模的时候，适当的对要完成的模块进行划分是一个很好的建模习惯，在保证功能要求的满足的前提下，能够使自己的代码容易理解，维护，并减少一些容易忽视的错误。在编写大型的程序时尤其重要。以下就用计数器四分频时钟的两种实现方式来对比以下划分模块与否的优缺点。 四分频后的波形要求是第一个时钟周期输出高电平，后三个时钟周期输出低电平，占空比为25%。可以很容易的看出来需要一个两位的计数器，并在计数的过程中进行判断，什么时候输出高电平，什么时候输出低电平。 可以看出来四分频系统设计到两个操作：对时钟进行计数和判断输出波形。这两个部分可以划分为两个模块：计数器模块和判断输出模块 阅读全文