2013年3月14日
关于verilog的语法
摘要： always@(posedge clk)begin q1 = q1 + i1; q2 = q1;end仿真结果 阅读全文
posted @ 2013-03-14 21:10 catarget 阅读(149) 评论(0) 推荐(0) 编辑