摘要：
以前对工程进行的仿真都是用波形产生激励···（最多一次设置16位的输入·想起来好傻啊）听说过Testbench，对于我来说还有一层神秘的面纱，今天终于看到关于这个的视频教程，就好好地学习一下·让以后的仿真能够轻松一些。首先先摘抄一下视频中的三个步骤（深入浅出玩转FPGA-视频8）：1、对被测试设计的顶层接口进行例化（是创建对象的意思？）。2、给被测试设计的输入接口添加激励。3、判断被测试设计的输出响应是否满足设计要求。最简单的testbench：时钟产生复位产生其他激励产生'timescale 1ns/1ps //ns为时间的单位，ps 阅读全文
