会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
catarget
一步一步向前
博客园
园子
首页
新随笔
联系
管理
订阅
关于verilog的语法
always
@(
posedge
clk)
begin
q1
= q1 +
i1; q2
=
q1;
end
仿真结果
posted @
2013-03-14 21:10
catarget
阅读(
149
) 评论(
0
)
编辑
收藏
举报
刷新页面
返回顶部
公告