关于verilog的语法 

always@(posedge clk)
begin
    q1 = q1 + i1;
    q2 = q1;
end

仿真结果

posted @ 2013-03-14 21:10  catarget  阅读(149)  评论(0)  编辑  收藏  举报