2022年1月4日
Intel Triple-speed Ethernet IP 使用笔记（一）
摘要： 模块框图 模块信号 MAC （MAC控制接口） clk 控制逻辑时钟 reg_addr 控制接口地址寄存器，8位 reg_wr 控制接口，写使能 reg_data_in 控制接口数据输入，32位 reg_data_out 控制接口数据输出，32位 reg_busy 控制接口忙信号，高电平代表寄存器当 阅读全文
posted @ 2022-01-04 14:12 ChaoyaWang 阅读(409) 评论(0) 推荐(0) 编辑