有关VHDL中null, 在Verilog HDL 中的表示方法

VHDL:

  if  cnt_max = maxtime then

    null;

  else

    @@@@@@@@@@@;

Verilog:

  if(cnt_max == maxtime)

    ;

  else

    @@@@@@@@@@@@@;

posted on   YB-Park  阅读(790)  评论(0编辑  收藏  举报
努力加载评论中...

点击右上角即可分享
微信分享提示