有关VHDL中null, 在Verilog HDL 中的表示方法
VHDL:
if cnt_max = maxtime then
null;
else
@@@@@@@@@@@;
Verilog:
if(cnt_max == maxtime)
;
else
@@@@@@@@@@@@@;
VHDL:
if cnt_max = maxtime then
null;
else
@@@@@@@@@@@;
Verilog:
if(cnt_max == maxtime)
;
else
@@@@@@@@@@@@@;
【推荐】还在用 ECharts 开发大屏?试试这款永久免费的开源 BI 工具!
【推荐】国内首个AI IDE,深度理解中文开发场景,立即下载体验Trae
【推荐】编程新体验,更懂你的AI,立即体验豆包MarsCode编程助手
【推荐】抖音旗下AI助手豆包,你的智能百科全书,全免费不限次数
【推荐】轻量又高性能的 SSH 工具 IShell:AI 加持,快人一步